ورود
مقالات فارسیISIکنفرانسهاژورنالها

طراحی یک سلول جمع کننده کامل 1 بیتی با سرعت بالا

محل انتشار: سیزهمین کنفرانس دانشجویی مهندسی برق ایران
سال انتشار: 1389
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,958

فایل این مقاله در 5 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/99293

شناسه ملی سند علمی:

ISCEE13_307

تاریخ نمایه سازی: 14 مرداد 1389

چکیده مقاله:

دراین مقاله ما یک سلول جمع کننده کامل یک بیتی در سطح مدار ترانزیستوری ارائه کرده ایم این مدار بر مبنای مدار XOR ساخته شده و برای تولید رقم نقلی از ترانزیستور های انتقال استفاده شده است مدار پیشنهادی را با چندجمع کننده کامل مرجع دیگر مقایسه کرده ایم برای مقایسه از برنامه ی HSPICE و تکنولوژی 0.9μm CMOS استفاده شده است. شبیه سازی در سه ولتاژ 0.5V و 1.2v، 0.9v انجام شده است نتایج شبیه سازی نشان میدهد مقدار تاخیر و حاصلضرب تاخیر در توان مصرفی PDP نسبت به مدارهای دیگر بسیار بهتر شده و مدار دارای رقم نقلی خروجی سریعی می باشد.

کلیدواژه ها:

جمع کننده کامل ، PDP ، تاخیر ، Hspice ، ترانزیستور انتقال ، رقم نقلی سریع و کارایی

نویسندگان

نیما بیغش

دانشگاه علوم پزشکی اراک

حمیدرضا حسینی

دانشگاه آزاد اسلامی واحد اراک

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • "High speed و [1] R.F.Mirzaee, W H. Moayeri, K.Navi NP-CMOS ...
  • M.morris Mano, "Digital design ", Prentice Hal Inc, 1984 ...
  • Mirbaha, " Design of Robust and High -Performance 1-Bit CMOS ...
  • C.K. Tung, Y.C. Hung, S.H.Shieh, G.S.Huang, _ A Low-Power High-Speed ...
  • N. Zhuang and H. Wu, "A new design of the ...
  • Circuits, vol. 27, No. 5, pp. 840-844, May 1992. ...
  • K.-H. Cheng and C.-S. Huang, "The novel XOR/XNOR function for ...
  • M. Zhang, J. Gu, and C.-H. Chang, "A novel static ...
  • Signal Processing and Analysis, ISPA 03, vol.1, pp. , Sept. ...
  • /9] S. Goel, S. Gollamudi, A. Kumar, M. Bayoumi, "On ...
  • performances for tree structured arithmetic circuits, _ IEEE Transactions on ...
  • N. H. E. Weste and K. Eshraghian, "Principles of CMOS ...
  • M.H. Moaiyeri, R.F. Mirzaee, K. Navi, "Two New Low-Power and ...
  • S.R. Chowdhury, A. Banerjee, A. Roy, H. Saha, " _ ...
  • H. Lee, G.E. Sobelman, _ New Low-Voltage Full Adder Circuit" ...
  • K.Navi, O. Kavehie, M. Rouholam ini, M. Sahafi, S. Mehrabi, ...
  • J. M. Rabaey, Digital Integrated Circuits, A Design Perspective, Prentice ...
    • نمایش کامل مراجع