طراحی و شبیه سازی سلول تمام جمع کننده تک بیتی با به کارگیری سلول GDI جهت کاهش تعداد ترانزیستورها و مصرف توان پایین
محل انتشار: شانزدهمین کنفرانس دانشجویی مهندسی برق ایران
سال انتشار: 1392
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 839
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISCEE16_269
تاریخ نمایه سازی: 21 تیر 1393
چکیده مقاله:
در این مقاله سلول تمام جمع کننده ای با کارایی بالا و قابلیت کار با ولتاژهای پایین ارائه می شود و مدار پیشنهادی از نظر سرعت، توان مصرفی، نسبت به دیگر مدارات مطرح شده از موقعیت خوبی برخوردار خواهد بود. در این تحقیق با معرفی و مرور ویژگی و معایب برخی از سلول های تمام جمع کننده قبلی، سعی در ارائه سلول تمام جمع کننده ای با کارایی بالا و قابلیت کار با ولتاژهای پایین و فرکانس بالا در تکنولوژی CMOS داریم و نتایج شبیه سازی که توسط نرم افزارهای Hspice و CosmosScope بر پایه تکنولوژی 90 نانومتر، فرکانس GHZ1، در دمای اتاق، فرکانس کار یکسان و منابع تغذیه متفاوت، نشان می دهد که این سلول در مقایسه با سایر سلول های Full-Adder دارای توان مصرفی و تاخیر پایینی است. شبیه سازی تمامی مدارها را انجام می دهیم تا تاخیر هر سلول، توان مصرفی و حاصل ضرب توان در تاخیر (PDP) را محاسبه نماییم. هدف آن است که حتی الامکان طرح ارائه شده نسبت به دیگر مدارها از لحاظ سرعت و توان مصرفی برتری داشته باشد.
کلیدواژه ها:
نویسندگان
وحید صادقی دنیانی
دانشگاه آزاد اسلامی واحد فسا، گروه مهندسی برق و الکترونیک، فسا، ایران
حاتم کامروا
دانشگاه آزاد اسلامی واحد فسا، گروه مهندسی برق و الکترونیک، فسا، ایران
محسن معصومی
دانشگاه آزاد اسلامی واحد جهرم، گروه مهندسی برق و الکترونیک، جهرم، ایران
علیرضا اسداله پور
دانشگاه آزاد اسلامی واحد فسا، گروه مهندسی برق و الکترونیک، فسا، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :