تمام جمع کننده تک بیتی با تاخیر انتشار فوق‌العاده پایین با تکنیک جدیدی بر مبنای GDI
محل انتشار: اولین کنفرانس ملی مهندسی برق اصفهان
سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,016
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ISFAHANELEC01_060
تاریخ نمایه سازی: 23 اسفند 1392
چکیده مقاله:
در این مقاله پیاده‌سازی جدیدی از یک تمام جمع کننده با تکنولوژی CMOS آن درد می‌باشد که هدف کاهش پذیر انتشار و توان مصرفی برای دست‌یافتن به PDP 20 می‌باشد نه مزیت عمده این طراحی تحقیق انتشار کم بسیار است که این مزیت ناشی از تکنیک GDI است این در حالی است که در این طراحی با کاهش تعداد ترانزیستور توانسته‌ایم از پیچیدگی مدار بکاریم. در این طراحی برای تولید Sum از تکنیک GDI واحد TG برای تولید Cout تکنیک تابع صمیمیت استفاده شده است. نتایج شبیه‌سازی نشان می‌دهد که طراحی ارائه شده در مقایسه با طراحی‌های دیگر دارای توان مصرفی و تاخیر بسیار کمی می‌باشد. شبیه‌سازی این طراحی توسط نرم‌افزار HSPICE و در تکنولوژی um 0/18 انجام شده است.
کلیدواژه ها:
نویسندگان
محسن صادقی
دانشجوی کارشناسی ارشد گروه مهندسی برق موسسه آموزش عالی سجاد
عارف وکیلی
دانشجوی کارشناسی ارشد گروه مهندسی برق موسسه آموزش عالی سجاد
عباس گل مکانی
عضو هیئت علمی گروه مهندسی برق موسسه آموزش عالی سجاد
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :