A Modified Low-Power and High-Speed Double-Tail Latch Comparator
محل انتشار: سومین کنگره بین المللی کامپیوتر، برق و مخابرات
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: انگلیسی
مشاهده: 569
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ITCC03_069
تاریخ نمایه سازی: 6 اردیبهشت 1396
چکیده مقاله:
In this paper, a modified doubled tail comparator is presented to achieve higher speed. In order to decrease the total delay time, the capacitance load is reduced using an alternative latch. Three topologies of common double tail comparator are studied and re-simulated in the same condition. Simulation results in Hspice 180nm TSMC at VDD=0.8v show 84fF load capacitance which was 137fF before modification. Also average energy consumed per switching event is reduced to 26.88fj from 43.84fj.
کلیدواژه ها:
نویسندگان
Ehsan Yaqubi
Department of Electrical and Computer Engineering Birjand University Birjand, Iran
Seyed Hamid Zahiri
Department of Electrical and Computer Engineering Birjand University Birjand, Iran
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :