بررسی روش های مقابله با حملات کانال جانبی از طریق منطق تفاضلی پویا

سال انتشار: 1398
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 381

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_PADSA-7-3_009

تاریخ نمایه سازی: 3 دی 1398

چکیده مقاله:

امروزه الگوریتم های رمزنگاری نفوذ ناپذیر و کارآمدی برای حفظ امنیت اطلاعات در سامانه های کامپیوتری به­کار می ر وند. این الگوریتم ها به شیوه ای طراحی شده اند که به­دست آوردن کلید و دست­یابی به داده های رمزشده توسط آن ها از طریق تحلیل الگوریتم، در زمان قابل قبول ناممکن باشد. با این وجود، امکان دست­یابی مهاجمان به اطلاعات محرمانه از طریق تحلیل اطلاعات جانبی مدار رمزنگاری مانند توان مصرفی یا اندازه گیری میدان مغناطیسی، وجود دارد. استفاده از منطق تفاضلی پویا، یکی از موثرترین روش های مقابله با حملات توانی است. در این روش، مصرف توان تا حد امکان نسبت به داده های رمز­نگاری ناهمبسته می­شود و اجرای حملات کانال جانبی از نوع حملات توانی را مشکل می­سازد. در این مقاله، تعدادی از روش های کاربردی و اصلی مقابله با حملات کانال جانبی بررسی شده اند. با وجود این­که امکان پیاده سازی اغلب این روش ها به­صورت مدار مجتمع خاص منظوره وجود دارد اما در این مقاله روش های گردآوری شده با هدف پیاده سازی روی تراشه های قابل بازپیکربندی بررسی و مقایسه شده اند. همچنین، کلیه این روش ها با استفاده از منطق تفاضلی پویا در مقابل حملات تحلیل توان، مقاوم شده اند. در ادامه این مقاله، این روش ها از جنبه های متفاوتی مانند آسیب پذیری در مقابل حملات، محدودیت های پیاده سازی و سربار تحمیل شده به مدار، با یکدیگر مقایسه شده اند. در پایان این مقاله با ارزیابی روش های شرح داده شده، نشان می دهد که چالش های پیش روی منطق تفاضلی پویا در ازای تحمیل سربار بالاتر کاهش می­یابند. بررسی ها نشان داده که روش SDDL با 200٪ کمترین سربار و روش DWDDL با ٪1160 بیشترین سربار را در پیاده سازی دارد. هر چند کامل ترین روش شرح داده شده، همچنان با محدودیت هایی در پیاده سازی مواجه است.

کلیدواژه ها:

منطق تفاضلی پویا ، حملات کانال جانبی ، تراشه های قابل باز پیکربندی ، اختفای اطلاعات

نویسندگان

فاطمه پویان

دانشگاه صنعتی شریف

سیاوش بیات سرمدی

دانشگاه صنعتی شریف

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • M. Tehranipoor and C. eds. Wang, Introduction to hardware security ...
  • P. Yu and P. Schaumont, Secure FPGA circuits using controlled ...
  • T. Popp and S. Mangard, Masked dual-rail pre-charge logic: Dparesistance ...
  • A. Wild, A. Moradi, and T. Guneysu, Glifred: Glitch-free duplicationtowards ...
  • Z. Chen and Y. Zhou, Dual-rail random switching logic: a ...
  • M. Bucci, L. Giancane, R. Luzzi, and A. Trifiletti, Three-phase ...
  • W. He, E. de la Torre, and T. Riesgo, An ...
  • S. Guilley, S. Chaudhuri, L. Sauvage, T. Graba, J.-L. Danger, ...
  • R. Soares, N. Calazans, V. Lomne, P. Maurine, L. Torres, ...
  • T. Popp, M. Kirschbaum, T. Zefferer, and S. Mangard, Evaluation ...
  • M. Masoumi, A. Dehghan Menshadi, E. Madadi, S. Saee Moghadam, ...
  • K. Tiri, M. Akmal, and I. Verbauwhede, A dynamic and ...
  • K. Tiri and I. Verbauwhede, A logic level design methodology ...
  • A. Moradi and A. Poschmann, Lightweight Cryptography and DPA Countermeasures: ...
  • W. He, A. Otero, E. de la Torre, and T. ...
  • R. Velegalati and J.-P. Kaps, Improving security of SDDL designs ...
  • A. Razafindraibe, M. Robert, and P. Maurine, Improvement of dual ...
  • M. Nassar, S. Bhasin, J.-L. Danger, G. Duc, and S. ...
  • A. Moradi and V. Immler, Early propagation and imbalanced routing, ...
  • D. Jayasinghe, A. Ignjatovic, J. A. Ambrose, R. Ragel, and ...
  • A. Wild, A. Moradi, and T. Guneysu, Evaluating the duplication ...
  • نمایش کامل مراجع