CIVILICA We Respect the Science
ناشر تخصصی کنفرانسهای ایران
عنوان
مقاله

طراحی و پیاده سازی رمزنگار AES در بستر FPGA برای خطوط پرسرعت

اعتبار موردنیاز : ۱ | تعداد صفحات: ۱۵ | تعداد نمایش خلاصه: ۱۱۸ | نظرات: ۰
سال انتشار: ۱۳۹۵
کد COI مقاله: JR_TJEE-46-1_018
زبان مقاله: فارسی
حجم فایل: ۶۵۷.۴ کیلوبایت (فایل این مقاله در ۱۵ صفحه با فرمت PDF قابل دریافت می باشد)

راهنمای دانلود فایل کامل این مقاله

اگر در مجموعه سیویلیکا عضو نیستید، به راحتی می توانید از طریق فرم روبرو اصل این مقاله را خریداری نمایید.
با عضویت در سیویلیکا می توانید اصل مقالات را با حداقل ۳۳ درصد تخفیف (دو سوم قیمت خرید تک مقاله) دریافت نمایید. برای عضویت در سیویلیکا به صفحه ثبت نام مراجعه نمایید. در صورتی که دارای نام کاربری در مجموعه سیویلیکا هستید، ابتدا از قسمت بالای صفحه با نام کاربری خود وارد شده و سپس به این صفحه مراجعه نمایید.
لطفا قبل از اقدام به خرید اینترنتی این مقاله، ابتدا تعداد صفحات مقاله را در بالای این صفحه کنترل نمایید.
برای راهنمایی کاملتر راهنمای سایت را مطالعه کنید.

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای ۱۵ صفحه است در اختیار داشته باشید.

قیمت این مقاله : ۳,۰۰۰ تومان

آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله طراحی و پیاده سازی رمزنگار AES در بستر FPGA برای خطوط پرسرعت

  پرهام دری - دانشجوی کارشناسی ارشد، دانشکده مهندسی کامپیوتر - دانشگاه آزاد اسلامی واحد نجف آباد - نجف آباد - ایران
  علی قیاسیان - استادیار، گروه برق - دانشکده فنی و مهندسی - دانشگاه شهرکرد - شهرکرد - ایران
  حسین سعیدی - استاد، دانشکده مهندسی برق و کامپیوتر - دانشگاه صنعتی اصفهان - اصفهان - ایران

چکیده مقاله:

الگوریتم رمزنگاری AES یکی از متداول ترین الگوریتم های رمزنگاری متقارن است. به علت قابلیت های این الگوریتم، آن را می توان بر روی بسترهای مختلفی ازجمله بر روی بسترهای سخت افزاری نظیر FPGA پیاده سازی کرد. همچنین به علت ساختار الگوریتم می توان مسیر داده رابه صورت چرخشی و یا غیر چرخشی پیاده سازی نمود. ازآنجاکه بسته به کاربرد، استفاده از هریک از این دو معماری تاثیر فراوانی بر میزان گذرده یو میزان منابع مصرفی دارد، می بایست در طراحی توازنی میان این دو عامل همواره متناقض برقرار شود. همچنین ازآنجاکه در این الگوریتم قسمتS-Box بخش بحرانی جهت دستیابی به این اهداف است، این مقاله به ارایه یک مدار ترکیبی به منظور پیاده سازی S-Box استفاده شده در تبدل جای گشت بابت در الگوریتم AES و همچنین طراحی مسیر داده در این الگوریتم به صورت غیر چرخشی و با استفاده از تکنیک خطلوله می پردازد. نتایج حاصل در مرحله Place & Route نشان می دهد که معماری ارایه شده در این مقاله بهمیزان 3669slices مصرف کرده و با بیشترین فرکانس پالس ساعت 570/776MHz قادر است عمل کند بنابراین به گذردهی 71//35Gbps دست می باید. این نتایج برروی Virtex 7 FPGA (xc7v585t-3ff1157) و با استفاده از نرم افزار Xilnx ISEبه دست آمده است.

کلیدواژه‌ها:

رمزنگاری، الگوریتم AES، بسترهای سخت افزاری، FPGA

کد مقاله/لینک ثابت به این مقاله

برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:
https://www.civilica.com/Paper-JR_TJEE-JR_TJEE-46-1_018.html
کد COI مقاله: JR_TJEE-46-1_018

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
دری, پرهام؛ علی قیاسیان و حسین سعیدی، ۱۳۹۵، طراحی و پیاده سازی رمزنگار AES در بستر FPGA برای خطوط پرسرعت، فصلنامه مهندسی برق دانشگاه تبریز 46 (1)، https://www.civilica.com/Paper-JR_TJEE-JR_TJEE-46-1_018.html

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (دری, پرهام؛ علی قیاسیان و حسین سعیدی، ۱۳۹۵)
برای بار دوم به بعد: (دری؛ قیاسیان و سعیدی، ۱۳۹۵)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

علم سنجی و رتبه بندی مقاله

مشخصات مرکز تولید کننده این مقاله به صورت زیر است:
نوع مرکز: دانشگاه آزاد
تعداد مقالات: ۸۰۴۷
در بخش علم سنجی پایگاه سیویلیکا می توانید رتبه بندی علمی مراکز دانشگاهی و پژوهشی کشور را بر اساس آمار مقالات نمایه شده مشاهده نمایید.

مدیریت اطلاعات پژوهشی

اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

مقالات مرتبط جدید

شبکه تبلیغات علمی کشور

به اشتراک گذاری این صفحه

اطلاعات بیشتر درباره COI

COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.