طراحی مقایسه گر پویای کلاک دار با استفاده از ترانزیستورهای FinFET

سال انتشار: 1396
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 510

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

KAUCEE01_200

تاریخ نمایه سازی: 29 مهر 1396

چکیده مقاله:

در این مقاله کارایی مدار مقایسه گر یک ساختار افزاره دو گیتی FinFET با ساختار تک گیتی MOSFET مقایسه می شود. با شبیهسازی مقایسه گر ترانزیستوری CMOS و مقایسه گر مبتنی بر ترانزیستورهای FinFET با گیت های بهم بسته SG-FinFET توسط نرم افزار Hspice در تکنولوژی 32 نانومتر، پارامترهای اصلی مقایسه گر پویای پیشنهادی از قبیل زمان تاخیر، توان مصرفی، PDP بدست آوردیم و مشاهده شد که به ازای اندازه های یکسان برای ترانزیستورها و نیز ظرفیت خازنی بار، مقایسه گر پیشنهادی از سرعت بالا و عملکرد سریعتر مقایسه تقریبا 3 / 2 برابر نسبت به نمونه CMOS برخوردار بوده و در عین حال PDP نسبت به نمونه CMOS به نصف کاهش یافته است

نویسندگان

مریم شهیدی

دانشجوی کارشناسی ارشد ، گروه مهندسی برق ، واحد بندرعباس ، دانشگاه آزاد اسلامی ، بندرعباس ، ایران

سید علی حسینی

استادیارگروه الکترونیک ، دانشکده مهندسی برق ، واحد یادگارامام خمینی)ره( ، شهر ری ، دانشگاه آزاد اسلامی ، تهران ، ایران