رادار SAR و انتخاب الگوریتم مناسب جهت پیاده سازی برروی FPGA در حالت کجی زیاد
محل انتشار: همایش یافته های نوین در هوافضا و علوم وابسته
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,677
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
MAARS01_295
تاریخ نمایه سازی: 16 اسفند 1394
چکیده مقاله:
در این مقاله، ما پس از بررسی رادار دهانه مصنوعی SARو تاریخچه آن، انواع پهپادها را مورد بررسی قرار می دهیم.در ادامه به معرفی مدار مجتمع دیجیتال قابل برنامه ریزی FPGAمی پردازیم. در ادامه الگوریتم های متداول رادار SARرا بررسی می کنیم و کارایی هر یک از لحاظ پردازش سیگنال و به پیاده سازی مورد بررسی قرار می دهیم. که این الگوریتم ها شامل الگوریتم امگا K، برد داپلر RDA و الگوریتم مقیاس بندی چیرپ CSAمی باشد. در نهایت کارای پردازشی RDAتا حدودی الگوریتم های دیگر را تحت تأثیر خود قرار می دهد. این الگوریتم را می توان برای پیاده سازی روی FPGAاستفاده نمود. البته به دلیل حجم بالای داده ها در رادار SARبایستی از یک حافظه خارجی بعد از اعمال FFT ضرب فرکانس استفاده نمود که در ادامه به آن اشاره خواهد شد.
نویسندگان
سید محمد علوی
استادیار، دانشگاه جامع امام حسین(ع) ، پژوهشکده الکترونیک و رادار مرکز فجر
احسان ویسی
دانشجوی کارشناسی ارشد ، دانشگاه جامع امام حسین(ع) ، پژوهشکده الکترونیک و رادار فجر
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :