CIVILICA We Respect the Science
ناشر تخصصی کنفرانسهای ایران
عنوان
مقاله

استفاده از روش جایابی آگاه از دما برای توزیع دمایی FPGA

اعتبار موردنیاز : ۱ | تعداد صفحات: ۱۷ | تعداد نمایش خلاصه: ۲۱۲ | نظرات: ۰
سال انتشار: ۱۳۹۴
کد COI مقاله: MAARS01_318
زبان مقاله: فارسی
حجم فایل: ۵۱۴.۳ کیلوبایت (فایل این مقاله در ۱۷ صفحه با فرمت PDF قابل دریافت می باشد)

راهنمای دانلود فایل کامل این مقاله

اگر در مجموعه سیویلیکا عضو نیستید، به راحتی می توانید از طریق فرم روبرو اصل این مقاله را خریداری نمایید.
با عضویت در سیویلیکا می توانید اصل مقالات را با حداقل ۳۳ درصد تخفیف (دو سوم قیمت خرید تک مقاله) دریافت نمایید. برای عضویت در سیویلیکا به صفحه ثبت نام مراجعه نمایید. در صورتی که دارای نام کاربری در مجموعه سیویلیکا هستید، ابتدا از قسمت بالای صفحه با نام کاربری خود وارد شده و سپس به این صفحه مراجعه نمایید.
لطفا قبل از اقدام به خرید اینترنتی این مقاله، ابتدا تعداد صفحات مقاله را در بالای این صفحه کنترل نمایید.
برای راهنمایی کاملتر راهنمای سایت را مطالعه کنید.

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای ۱۷ صفحه است در اختیار داشته باشید.

قیمت این مقاله : ۳,۰۰۰ تومان

آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله استفاده از روش جایابی آگاه از دما برای توزیع دمایی FPGA

  فاطمه صفاری - دانشجوی کارشناسی ارشد معماری کامپیوتر ، دانشگاه آزاد کرمان
  علیرضا زیرک - عضو هیات علمی پژوهشگاه علوم و فنون هسته ای

چکیده مقاله:

در سال های اخیر آرایه های منطقی برنامه پذیر میدانی به توجه به قابلیت باز پیکربندی آنها در پیاده سازی سیستم های رقمی کاربرد وسیعی دارند. قابلیت باز پیکربندی باعث افزایش مساحت تراشه و در نهایت باعث افزایش تبخیر و توان مصرفی نسبت به مدارهای مجتمع با کاربرد خاص شده است. یکی از راه های کاهش تأخیر در مدارات رویکرد به سمت تکنولوژی سه بعدی است. در تکنولوژی سه بعدی مدار در چند لایه گچ قرار می گیرد و این باعث می شود که از تاخیر، طول سیم، توان مصرفی و مساحت تراشه کاسته شود. با توجه به اینکه در مدارات سه بعدی مساحت تراشه کاهش پیدا می کند در نتیجه چگالی توان در سطح تراشه افزایش پیدا می کند، افزایش چگالی توان منجر به ایجاد نقاط داغ در سطح تراشه می شود. افزایش حرارت باعث کاهش کارایی و طول عمر تلاش می شود. روش های مختلفی از جمله روش هایی که در مرحله بسته بندی تراشه به کار می رود، روش مدیریت حرارت به صورت پویا و روش هایی که در مرحله طراحی جهت کنترل حرارت به کار می رود وجود دارد. روش پیشنهادی به صورت روش جایابی از دماغ عنوان می گردد که در این روش از قرار گرفتن بلوک های منطقی داغ در نزدیکی یکدیگر هم در راستای افق و هم در راستای عمودی اجتناب می شود. و در نتیجه منجر به توزیع دما می گردد و دمای کل تراشه توان مصرفی کاهش می یابد.

کلیدواژه‌ها:

آرایه های منطقی برنامه پذیر میدانی، توان مصرفی، توزیع دمایی،روش جایابی آگاه از دما

کد مقاله/لینک ثابت به این مقاله

برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:
https://www.civilica.com/Paper-MAARS01-MAARS01_318.html
کد COI مقاله: MAARS01_318

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
صفاری, فاطمه و علیرضا زیرک، ۱۳۹۴، استفاده از روش جایابی آگاه از دما برای توزیع دمایی FPGA، همایش یافته های نوین در هوافضا و علوم وابسته، تهران، دانشکده علوم و فنون نوین دانشگاه تهران، https://www.civilica.com/Paper-MAARS01-MAARS01_318.html

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (صفاری, فاطمه و علیرضا زیرک، ۱۳۹۴)
برای بار دوم به بعد: (صفاری و زیرک، ۱۳۹۴)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :

  • X. Li, H. Yang, and H. Zhong, "Use of VPR ...
  • A. El Gamal, J. Greene, J. Reyneri, E. Rogoyski, K. ...
  • "An architecture for electrically configurable gate arrays, " Solid-State Circuits, ...
  • V. G. Gudise and G. K. Ve n ayagamoorthy _ ...
  • S. J. Lee and K. Raahemifar, "FPGA placement optimization methodology ...
  • D. Brooks and M. Martonosi, "Dynamic thermal management for hi ...
  • K. Bazargan and S. Sapatnekar, "Physical Design for Three -Dimensionl ...
  • C. C .Liu, I. Ganus ov, M.Burts cher, andS. Tiwari, ...
  • W. R. Davis, J. Wilson, S. Mick, J. Xu, H. ...
  • A. Topol, D. Tulipe, L. Shi, D. Frank , K. ...
  • K. Takahashi, Y. Taguchi, M. Tomisaka, H. Yonemura, M. Hoshino, ...
  • I. Kuon, R. Tessier, and J. Rose, "FPGA architecture Survey ...
  • D. Chen, J. Cong, and P. Pan, "FPGA design automation: ...
  • I. Kuon and J. Rose, "Measuring the gap between FPGAs ...
  • J. Anderson and F. Najm, "Interconnec capacitance estimation for FPGAs, ...
  • M. Lin, A. El Gamal , Y. Lu, and S. ...
  • M. Lin and A. E Gamal, "A routing fabric for ...
  • علم سنجی و رتبه بندی مقاله

    مشخصات مرکز تولید کننده این مقاله به صورت زیر است:
    نوع مرکز: دانشگاه آزاد
    تعداد مقالات: ۶۵۸۹
    در بخش علم سنجی پایگاه سیویلیکا می توانید رتبه بندی علمی مراکز دانشگاهی و پژوهشی کشور را بر اساس آمار مقالات نمایه شده مشاهده نمایید.

    مدیریت اطلاعات پژوهشی

    اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

    مقالات پیشنهادی مرتبط

    مقالات مرتبط جدید

    شبکه تبلیغات علمی کشور

    به اشتراک گذاری این صفحه

    اطلاعات بیشتر درباره COI

    COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
    کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.