طراحی یک جمع کننده باقابلیت ذخیره رقم نقلی بر پایه ضرب کننده ۴× ۴ با توان مصرفی کم

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,019

فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NAECE01_077

تاریخ نمایه سازی: 26 شهریور 1395

چکیده مقاله:

هدف در این مقاله انتخاب روشی جهت کاهش توان مصرفی و مساحت اشغال شده توسط یک جمع کننده باقابلیت ذخیره رقم نقلی (CSA) است. ما همچنین روشی را جهت پیادهسازی یک ضرب کننده 4×4 برای جمع کردن رقم های نقلی در ساختار یک جمع کننده باقابلیت ذخیره رقم نقلی تشریح کرده ایم. گیت های nand ،or ،and و nor را مقایسه کردیم و با استفاده از نتایجی که در شبیه سازی توسط نرم افزارهای Ledit و Hspice با استفاده از فناوریum Cmos 0.35 به دست آوردیم، روش پیشنهادی را برای طراحی قطعاتی با توان مصرفی کم ارائه کرده ایم. تعداد زیاد ترانزیستورهای ساختار جمع کننده باقابلیت ذخیره رقم نقلی را که در ضرب کننده های بزرگ، معمول هستند کاهش دادیم و با استفاده از شبیهسازی مداری ترانزیستورهای ساختار، نشان دادیم که توان مصرفی به میزان ۳۰- ۲۰ % کاهش می یابد بدون اینکه در تأخیر زمانی افزایشی داشته باشیم.

کلیدواژه ها:

جمع کننده باقابلیت ذخیره رقم نقلی(CSA) ، طراحی مجتمع سازی با مقیاس خیلی بزرگ ، (VLSI) ، ضرب کننده با توان مصرفی کم ، مسیر بحرانی

نویسندگان

محمدرضا بهبودی

دانشگاه لرستان

علی فرمانی

دانشگاه لرستان

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • HWANG -CHERNG CHOW, I-CHYN WEY and CHUN-HUA HUANG, _ Low ...
  • N. Zhuang and H. Wu, ،"A New Design of the ...
  • J. P. Uyemura, Fundamentas of MOS Digital Integrated Circuits, Addi ...
  • N. Weste and K. Eshraghian, CMOS VLSI Design. Reading, MA: ...
  • Meher, M. R., Jong, C. C., & Chang, C. H. ...
  • Bipul C. Paul, Senior Membe, IEEE, Shinobu Fujita, Member, IEEE, ...
  • _ _ _ MTCMOS TSPC Logic" Circuits and Systems, 2007. ...
  • _ _ _ _ , _ 64-BIT HYBRID DU AL-THRES ...
  • نمایش کامل مراجع