ارائه دو ساختار برای افزاره نانومتری IMOS به منظور کاهش ولتاژهای بایاس و مقایسه آنها با ساختار های متداول
محل انتشار: پنجمین همایش دانشجویی فناوری نانو
سال انتشار: 1388
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,305
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NANOSC05_169
تاریخ نمایه سازی: 22 اسفند 1387
چکیده مقاله:
ترانزیستورهای ماسفت، به علت خواص مقیاس پذیری بسیار خوب، در چندین دهه گذشته از محبوبیت بسیار بالایی برخوردار بوده اند. با این وجود، ورود به حوزه ابعاد نانو این افزاره را دچار مشکلات متعددی کرده است. یکی از اساسی ترین مشکلات افزاره های ماسفت در ابعاد نانو، محدودیت شیب زیر آستانه(S) می باشد.
نویسندگان
حامد نعمتیان
دانشگاه صنعتی مالک اشتر، مجتمع برق و الکترونیک، تهران
مرتضی فتحی پور
دانشگاه تهران، دانشکده برق و کامپیوتر، آزمایشگاه شبیه سازی و مدل ساز
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :