پر سرعت ترین و کم مصرف ترین یای انحصاری چند مقداری مد جریان

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 514

فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NCAEE02_042

تاریخ نمایه سازی: 11 مرداد 1396

چکیده مقاله:

گیت یای انحصاری، XOR، یکی از دروازه های منطق با دو ورودی ا ست و تنها زمانی خروجی اش یک می شود که سطحمنطقی ورودی هایش یکسان نباشند. XOR، به عنوان اساسی ترین گیت، برای ساخت مدارات حساب، جایگاهی ویژه در علم حساب کامپیوتری یافته است، چرا که بهبود عملکرد پایه ای ترین عنصر در اغلب موارد به بهبود قابل توجهی در سطح سیستم خواهد انجامید [15، 10، 9، 8، 7]. هدف اصلی این مقاله، طراحی نوع جدیدی از گیت XOR با کمترین تعداد ترانزی ستور و سرعت بالا می با شد. در طراحی حاضر با بهره گیری از منطق چند مقداری در مد جریان یک گیت XOR که دارای قابلیت های مدارات چند مقداری مد جریان نظیر جمع جبری رایگان، تراکم وکاهش مساحت سطح تراشه، تاخیربسیارکم و نتیجتا سرعت بالا و کاهش توان مصرفی [18 و 1] می باشد، ارایه گردیده است. همچنین با طراحی محدوده جریان،حاشیه امنیت بالا و مناسبی در برابر نویز ایجاد کرده ایم. در طراحی و پیاده سازی جمع کننده پیشنهادی کلیه شبیه سازی ها با استفاده از نرم افزار Hspice و تکنولوژی 180nm), 0.18μm)، و ولتاژ تغذیه 1/8V انجام گرفته است.

نویسندگان

شهزاد بحرالعلومی

گروه مهندسی برق الکترونیک، واحد خرم آباد، دانشگاه آزاد اسلامی، خرم آباد، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Bob Radanovic, Mark Syrzycki, "Current Mode COMS Adders Using _ ...
  • Temel, T., Morgul, A., _ _ m plem entation of ...
  • Temel, T., "Current -mode CNOS Design of Multi-valued Logic Circuites", ...
  • Mourgl, A. and Turgay, T., "A New Level Restortion Circuit ...
  • K. Navi, A. Kazeminejad, D. Etimble, _ Performance of CMOS ...
  • K. Navi, A.Mirbaha "High- Speed Arithmetic Algorithms for Multiple- Valued ...
  • N. Zhuang, H. Ho, " A Design of the CMOS ...
  • H. T. Bui, Y. Jiang, "Design and analysis of low-power ...
  • A. M. Shams, T. K. Darwish, N. A. Bayoumi, _ ...
  • D. Radhakrish nan, "Low-voltage loe power CMOS full adder, "proc. ...
  • Eng., Circuits Devices Systems, Vol. 148, No. 1, pp. 19-24, ...
  • Jing Shen, Koichi Tanno, Okihiko Ishizuka and Zheng Tang , ...
  • S. Kawahito, M. Kameyama, T. Higuchi, H. Yamada, "A 32 ...
  • Andy Abo and Srenik Mehta, "CMOS Current Mode Adders", EE ...
  • S. Kawahito, Y. Mitsui, N. Ishida and T. Nakamura, "Parallel ...
  • H. T.Bui, A. K. Al. Sheraidah, Y. Wang., ...
  • "Design and Analysis of 10-transistor Full Adders Using Novel XOR-XNOR ...
  • D. A. Freitas and K. W. Current, _ A quaternary ...
  • P.Crawley and G. W. Roberts. High-swing NOS current mirror with ...
  • Elena Dubrova, "M ulti ple-Valued Logic in VLSI: Challenges and ...
  • A. Kazeminejad, K. Navi and D.Etiemble, "CML Current mode full ...
  • A. Ghorbannia Delavar, K. Navi and O. Hashem ipour, "High ...
  • A. Ghorbannia Delavar, K. Navi, "Very Fast Current -Mode Logic ...
  • J. Q. Author, "Title of the paper, " Journal, vol. ...
  • N. Etcegovac and T. Lang, Digital Arithmetic, Morgan Kaufman n, ...
  • Israel Koren, Computer Arithmetic Algorithms. Edition, a. K. Peters, N ...
  • CMOS Digital Integrated Circuits Analysis & Design, 3 rd Edition, ...
  • K. Navi, D. Etiemble, " From Multi-Valued Current Mode CNOS ...
  • K. Navi, M. Kazemi parsa and A. Ghorbannia Delavar, _ ...
  • D. A. Freitas and K. W. Current, "A CNOS current ...
  • S.R . Norsworthy and R.Schereier, Delta- Sigma Converters; Theory, Design ...
  • W. C. Black and D. A. H odges, 'Time Interleaved ...
  • F. Maloberrti, Analog Design for CNOS VLSI Systems. Dordrecht, The ...
  • K.Vleugels, S.Rabii, and B.A. Wooley, " A 2.5-V sigma-delta modulator ...
  • J.Chen and Y.P.Xu, ' A Novel noise-shapi ng DAC for ...
  • C. M, Zirhofer, "Analysis of a sitched-ca pacitor second order ...
  • F. Maloberti, Data Converters. Dordrecht, The Netherlands, Springer , 2012. ...
  • Y. Wang, K. Lee, and G. C. Temes, « A ...
  • O.A. Adeniran and A. De mosthenous, Const-resista nce CNOS input ...
  • R. Khoini- poorfard and D. A. Johns, «Time- interleaved oversampling ...
  • A.Eshraghi and T. Fiez, « An area efficient time - ...
  • N. Kozak and I . Kale, _ Novel topologies for ...
  • F. Colodro, A.Torralba, and N. Laguna, _ Ti me-i nterleaved ...
  • P. Malcovati et al ., "Behavioral modeling of switched-ca pacitor ...
  • نمایش کامل مراجع