طراحی جمع کننده /تفریق کننده ی کامل برگشت تحمل پذیر خطا در نانو تکنولوژی

سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 501

فایل این مقاله در 12 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NCCOS03_143

تاریخ نمایه سازی: 9 مرداد 1395

چکیده مقاله:

امروزه مدارهای برگشت پذیر به دلیل داشتن ویژگیهایی همچون صفربودن توان مصرفی ازدست ندادن اطلاعات به صورت گرما نداشتن انرژی تلفاتی تناظریک به یک بین ورودی ها و خروجی ها نسبت به سایرمدارها بیشتر مورد بررسی و مطالعه قرارگرفته اند با این حال دسته ای ازمدارهای برگشت پذیر که دارای ویژگی تحمل پذیری خطا هستند کمتر مورد بررسی قرارگرفته اند این ویژگی درگیت هایی قابل بررسی است که ذخیره کننده پریتی باشند دراین مقاله ابتدا با مقایسه بین گیت های برگشت پذیر گیت هایی که دارای ویژگی تحمل پذیری خطا هستند را مطرح کرده سپس بلوک برگشت پذیرجدید به نام BNC که همانند یک گیت کامل عمل می کند ارایه شده است بااستفاده ازمداربرگشت پذیر BNC یک تمام جمع کننده /تفریق کننده بهینه تحمل پذیرخطا با ویژگی parity preserve پیشنهاد شده است مقایسه این طرح باطرح های موجود نشان داده است که مدارپیشنهادی دراین مقاله علاوه بردارا بودن ویژگی parity preserving دارای هزینه کوانتومی تعدادگیت ها و فضای مصرفی کمتری نسبت به سایرطرح های موجود است نتایج حاصل ازشبیه سازی صحت عملکرد مدارهای پیشنهادشده را نشان میدهد طراحی همه واحدها برمبنای مقیاس نانومتریک است

نویسندگان

علی بوالحسنی

دانشگاه آزاد اسلامی واحد اراک

روح الله جواد پور

دانشگاه آزاد اسلامی واحد اراک

رضا اسکندری نیا

دانشگاه آزاد اسلامی واحد اراک

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • [1] Moore G E.Cramming more components onto integrated circuits.Journl of ...
  • Landauer R. Irreversibility and heat generation in the computing process. ...
  • Benett C. Logical reversibility of computation. IBM J. Res. Develop ...
  • Haghparast M, Navi K. A Novel Reversible BCD Adder for ...
  • Haghparast M, Navi K. Novel Reversible Fault Tolerat Error Coding ...
  • Peres A.Reversible logic and quantum computers. Physical Review A 1 ...
  • Biswas A K, Hassan M M, Chowdhury A R, Babu ...
  • Nielsen M, chang I.Quantum Computation and Quantum Information. Cambridge Univ. ...
  • Moisin M, Ranganathan N.Design of a reversible ALU based _ ...
  • VEDRAL V, BARENCO A, EKERT A. Quantum networks for elementary ...
  • Knill E, Laflamme R, Milburn G J.A scheme for efficient ...
  • Merkle R C, Drexler K E. Helical logic. Nanotechno logy ...
  • parhami B. Fault Tolerant Reversible Circuits. Proc, 4o"" Asilo»ar Conf. ...
  • Mohammadi M, Haghparast M, Eshghi M, Navi K.minimization and optimization ...
  • Haghparast M, Mohammadi M, Navi K, Eshghi M. Optimizad Reversible ...
  • Islam M S, Rahman M M, Begum Z, Hafiz M ...
  • Feynman R. Quantum Mechanical Computers. Optics News 1985. 11(2):11-20. ...
  • Toffoli T. Reversible computing Automata, Languages and Programmin, _ Colloquium ...
  • Haghparast M, Navi K. A Novel Fault Tolerant Reversible Gate ...
  • Islam M D S, begum Z. reversible logic synthesis of ...
  • Fredkin E, Toffoli T. Conservative Logic. Int?1 J.Theoretical physics 1982.2 ...
  • Islam MS, Begum Z (2008). Reversible logic synthesis of fault ...
  • Islam MS, Rahman MM, Begum Z, Hafiz MZ (2009). Fault ...
  • Xuemei Qi, Fulong Chen, Kaizhong Zuo, Liangmin Guo, Yonglong and ...
  • R.Wille and R.Drecslef BDD-based synthesis of reversible logic for large ...
  • Mitra K S, Chowdhury R A.Minimum cost fault tolerat adder ...
  • Azad Khan Md M. H..2002. "Design of full adder with ...
  • Toffoli T., 1980. Reversible computing, Tech Memo MIT/LCS-151, MIT Lab ...
  • Shoaei S, Haghparast M., 2014. Novel Designs of Nanometric Parity ...
  • Krishna Murthy M1, Gayatri G2, Manoj Kumar R., 2012. Design ...
  • نمایش کامل مراجع