پیاد سازی کم حجم تابع در هم ساز KECCAK بر روی FPGA با استفاد از دو رجیستر موقتی
محل انتشار: سومین کنفرانس ملی ایده های نو در مهندسی برق
سال انتشار: 1393
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 852
فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
NCNIEE03_137
تاریخ نمایه سازی: 11 اردیبهشت 1394
چکیده مقاله:
امروزه رمزنگاری یکی از ابزارهای مهم برای اطمینان از ارسال امن داده در پست الکترونیک، بانکداری الکترونیک و دیگر ارتباطات حساس دیجیتالی است. یکی از ابزارهای مفید و مهم در مسائل اعتباری و رمزنگاری، استفاده از توابع درهم ساز است. در راستای کاربرد وسیع توابع رمزنگاری، نیاز به پیاده سازی با حجم مصرفی کم برای این توابع افزایش پیدا کرده است. تابع درهم ساز KECC.AK منتخب توابع SHA-3 بوده که بر اساس ساختار اسفنجی است. در این مقاله معماری جدید برای کاهش حجم تابع KECC.AK پیشنهاد و مورد بررسی قرار می دهیم. این روش به صورت کد VHDL و بر روی سخت افزار FPGA های مختلف شبیه سازی شده و با پیاده سازی کم حجم اولیه تابع KECCAK از نظر فضای مصرفی مقایسه می شود. نتایج حاصل از این پیاده سازی بر روی Virtex5 و Stratix111 نشان می دهد که پیاده سازی به این روش، به ترتیب تعداد 67 عدد Slice و یک عدد LUT کاهش پیدا کرده است.
نویسندگان
حسین بوذرجمهری
دانشجوی کارشناسی ارشد دانشگاه تربیت دبیر شهید رجایی تهران، دانشکده برق و کامپیوتر
نصور باقری
استادیار دانشگاه تربیت دبیر شهید رجایی تهران، دانشکده برق و کامپیوتر
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :