طراحی تمام جمع کننده CMOS با سرعت بالا و توان مصرفی بهینه برای کاربردهای محاسباتی

در این گزارش به ارائه سلول تمام جمع کننده با سرعت بالا و توان مصرفی پایین می پردازیم. در اینجا ما از یک ساختار منطقی داخلی و منطق ترانزیستور عبوری که منجر به کاهش PDP می شود استفاده می کنیم. همچنین یک مقایسه با سایر جمع کننده های موجود که PDP کمی دارند، ازنظر سرعت و توان انجام خواهیم داد. طراحی های ما در این قسمت با تکنولوژی0.18um انجام می شود و ایده انجام شده در این مقاله در مقابل %80 بهبود PDP چیزی در حدود 40% افزایش فضا خواهد بود.

کلیدواژه ها:

تمام جمع کننده ، ترانزیستور عبوری ، CMOS ، Ultra-low Power