طراحی گیت NAND سه ، پنج ، هفت و نه ورودی مبتنی بر ترانزیستورهای نانولوله کربنی

سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 847

فایل این مقاله در 14 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

NSTE01_053

تاریخ نمایه سازی: 11 مرداد 1396

چکیده مقاله:

نانولوله های کربنی به علت مشخصات الکتریکی فوق العاده خود یکی از بهترین گزینه ها به منظور جایگزینی فناوری مبتنی بر سیلیکون به شمار می روند .ترانزیستور مبتنی بر نانولوله کربنی یکی از امیدوار کننده ترین جایگزین ها برای دست یابی به مدارات دیجیتال با سرعت بالاتر و ابعاد کوچکتر می باشد. با توجه به اهمیت گیت NAND در بهبود تکنولوژی کامپیوتر و الکترونیک در جهان امروز دارند همچنین ارایه روشی مناسب برای طراحی گیت های NAND با تعداد ورودی بالا مورد توجه می باشد.در این مقاله گیت های NAND سه ، پنج ، هفت و نه ورودی مبتنی بر ترانزیستور نانو لوله کربنی بر اساس یک روش طراحی جدید با استفاده از HSPICE در تکنولوژی 91 نانو متر شبیه سازی شده اند. بر اساس نتایج بدست آمده گیت های طراحی شده بر اساس ترانزیستور نانو لوله کربنی دارای تعداد ترانزیستور کمتر ، توان مصرفی و تاخیر انتشار بهبود یافته تری نسبت به گیت های NAND بر مبنای تکنولوژی معمولی CMOS هستند

کلیدواژه ها:

گیت های NAND ، سه و پنج و هفت نه ورودی ، ترانزیستورهای مبتنی بر نانو لولهکربنی ، تکنولوژی CMOS

نویسندگان

میلاد قطب دینی

گروه برق ، واحد یزد ، دانشگاه آزاد اسلامی یزد

فخرالسادات رستگاری

گروه برق ، واحد یزد ، دانشگاه آزاد اسلامی یزد

فرحناز ذاکریان

گروه برق ، واحد یزد ، دانشگاه آزاد اسلامی یزد (مربی)

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • Singh, P. and mehra, r, (2014) , "Desisn Analysis of ...
  • Srikanth, S.V., et al. (2015). "Design of Logic Gates Using ...
  • Rummeli, M. H., et al. (2011). "Synthesis of carbon nanotubes ...
  • J. Deng, Device Modeling and Circuit Performance Evaluation for Nanoscale ...
  • Carbon Nanotube Computational and Storage Circuits Immune to Metallic and ...
  • S. Lin, Y.B. Kim, and F. Lombardi, ، A Novel ...
  • L. Qu, F. Du, and L. Dai, (2008), ،Preferential Syntheses ...
  • D. S. Bethune et al. (1993), ،، C obalt-catalysed growth ...
  • S. Iijina and T. Ichihashi, (1993). «Single-shell carbon nanotubes of ...
  • M.H. Moaiyeri et al., ،Efficient CNTFET-Based Ternary Full Adder Cells ...
  • S. S Mishra., et al. (2010), "A comparative performance analysis ...
  • A. Raychowdhury, A. Keshavarzi, J. Kurtin, V. De, and K. ...
  • J. Deng and H.-S P. Wong, (2007), 4A Compact SPICE ...
  • S.V., Srikanth, et al.(2015), "Design of Logic Gates Using CNTFETs.", ...
  • s. Porabhu, and n, sarwade. (2013), "hspice implementation of CNTFET ...
  • s. Porabhu, and n, sarwade.(20 13), "Application of CNTFET as ...
  • B , Pokharel., et al.(2013), "Designing CNTFET and Force Stacking ...
  • نمایش کامل مراجع