ورود
مقالات فارسیISIکنفرانسهاژورنالها

طراحی یک جمع کننده کامل تک بیتی بر اساس منطق DCVSL بهبود یافته

محل انتشار: همایش علمی سالانه دانشگاه رازی
سال انتشار: 1390
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 691

متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/288561

شناسه ملی سند علمی:

RAZICONF01_157

تاریخ نمایه سازی: 14 شهریور 1393

چکیده مقاله:

در این مقاله به مقایسه روش های متداول طراحی جمع کننده بر اساس منطق های مختلف پرداخته شده و در نهایت یک طراحی بهبود یافته بر اساس منطق DCVSL بیان شده است. منطق DCVSL برای رفع عیوب منطق شبه NMOS مطرح می شود که دارای مزیت هایی نسبت به روش متعارف CMOS می باشد. در این طراحی از 20 ترانزیستور استفاده شده است. مقایسه روش پیشنهادی با روش های مذکور نشان می دهد که این روش از نظر تاخیر جزو مدارات خوب محسوب می شود.

کلیدواژه ها:

نویسندگان

غلامرضا کریمی

استادیار گروه برق دانشکده فنی و مهندسی دانشگاه رازی کرمانشاه،

سعید جوادزاده

دانشگاه رازی کرمانشاه

سید احسان زادخوش

دانشگاه رازی کرمانشاه

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • J.M. Rabaey, A. Chandrakasar and B. Nikolic, Digital Integrated Circuits, ...
  • u m fu _ _ a d derperformanc es fortre ...
  • A.M. Shams, T.K. Darwish, M.A. Bayoumi, "Performance analysis of low-power ...
  • R. Zimmermann, W. Fichtner, "Low-power logic styles: CMOS versus pass- ...
  • S. Issam, A. Khater, A. Bellaouar, M.I. Elmasry, ،Circuit techniques ...
  • N. Zhuang, H. Wu, _ new design of the CMOS ...
  • N. Weste, K. Eshraghian, Principles of CMOS VLSI Design. A ...
  • D. Radhakrishnan, "Low-voltage low-power CMOS full adder", Proc. IEE Circuits ...
  • M. Vesterbacka, _ 14-transistor CMOS full adder with full voltage ...
  • H.T. Bui, Y.Wang, Y. Jiang, "Design and analysis of low-power ...
    • نمایش کامل مراجع