CIVILICA We Respect the Science
ناشر تخصصی کنفرانسهای ایران
عنوان
مقاله

Speed Optimization Of A Fully Differential Full Adder Circuit

اعتبار موردنیاز : ۱ | تعداد صفحات: ۸ | تعداد نمایش خلاصه: ۴۹۶ | نظرات: ۰
سال انتشار: ۱۳۹۴
کد COI مقاله: TAES01_117
زبان مقاله: انگلیسی
حجم فایل: ۲۰۵.۷۹ کیلوبایت (فایل این مقاله در ۸ صفحه با فرمت PDF قابل دریافت می باشد)

راهنمای دانلود فایل کامل این مقاله

اگر در مجموعه سیویلیکا عضو نیستید، به راحتی می توانید از طریق فرم روبرو اصل این مقاله را خریداری نمایید.
با عضویت در سیویلیکا می توانید اصل مقالات را با حداقل ۳۳ درصد تخفیف (دو سوم قیمت خرید تک مقاله) دریافت نمایید. برای عضویت در سیویلیکا به صفحه ثبت نام مراجعه نمایید. در صورتی که دارای نام کاربری در مجموعه سیویلیکا هستید، ابتدا از قسمت بالای صفحه با نام کاربری خود وارد شده و سپس به این صفحه مراجعه نمایید.
لطفا قبل از اقدام به خرید اینترنتی این مقاله، ابتدا تعداد صفحات مقاله را در بالای این صفحه کنترل نمایید.
برای راهنمایی کاملتر راهنمای سایت را مطالعه کنید.

خرید و دانلود فایل مقاله

با استفاده از پرداخت اینترنتی بسیار سریع و ساده می توانید اصل این مقاله را که دارای ۸ صفحه است در اختیار داشته باشید.

قیمت این مقاله : ۳,۰۰۰ تومان

آدرس ایمیل خود را در کادر زیر وارد نمایید:

مشخصات نویسندگان مقاله Speed Optimization Of A Fully Differential Full Adder Circuit

Negin Mahani - School of Computer Engineering, Bahonar University, Zarand High Education Centre, Zarand, Kerman, Iran

چکیده مقاله:

Delay and power of transistors are in designers‟ mind from the appearance of digital electronic circuits. Among digital electronic basic circuits full adder is an important element of integrated circuits. In this paper we have simulated a fully differential full adder in HSPICE and extracted the timing characteristics of this logic circuit. Then, by using HSPICE, describes an optimization in timing characteristic of carry-generator circuit by transistors sizing and finds the optimum speed and the sizes of transistors in circuit. Finally, compare the power consumption and speed of carry-generator circuit for active load and cross-coupled load. By comparing simulation results we found that the power consumption of cross-coupled load circuit is less than power consumption of active load circuit because of the effect of the differential pair and small DC power dissipation in them. When controlling the power dissipation of circuit is important, mainly in large scale logic circuits, we could use the cross-coupled style as load of our circuit and differential logics as our architecture style as a useful types of design.

کلیدواژه‌ها:

Speed Optimization, Fully Differential Full Adder, Transistor Sizing, HSPICE, Power Dissipation

کد مقاله/لینک ثابت به این مقاله

برای لینک دهی به این مقاله، می توانید از لینک زیر استفاده نمایید. این لینک همیشه ثابت است و به عنوان سند ثبت مقاله در مرجع سیویلیکا مورد استفاده قرار میگیرد:
https://www.civilica.com/Paper-TAES01-TAES01_117.html
کد COI مقاله: TAES01_117

نحوه استناد به مقاله:

در صورتی که می خواهید در اثر پژوهشی خود به این مقاله ارجاع دهید، به سادگی می توانید از عبارت زیر در بخش منابع و مراجع استفاده نمایید:
Mahani, Negin, ۱۳۹۴, Speed Optimization Of A Fully Differential Full Adder Circuit, کنفرانس ملی چشم انداز 1404 و پیشرفتهای تکنولوژیک علوم مهندسی, شیراز, مرکز توسعه آموزشهای نوین ایران (متانا), https://www.civilica.com/Paper-TAES01-TAES01_117.html

در داخل متن نیز هر جا که به عبارت و یا دستاوردی از این مقاله اشاره شود پس از ذکر مطلب، در داخل پارانتز، مشخصات زیر نوشته می شود.
برای بار اول: (Mahani, Negin, ۱۳۹۴)
برای بار دوم به بعد: (Mahani, ۱۳۹۴)
برای آشنایی کامل با نحوه مرجع نویسی لطفا بخش راهنمای سیویلیکا (مرجع دهی) را ملاحظه نمایید.

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :

  • Andreas, K. (2003), The Best of ICCAD: 20 Years of ...
  • Santos, C. ; Ferrao, D. ; Wilke, G. _ Guntzel, ...
  • Oklobdzija, V. G.; Zeydel, _ R.; Dao, H. Q.; Mathew, ...
  • Shyu, J.-M., A. S ang i ovanni -Vincentelli, J.p. Fishburn, ...
  • Sundararajan, V., Sapatnekar, S., & Parhi, K. (n.d.).(2002) Fast and ...
  • H. Yoshida and M. Fujita, (2010) P erformanc e-Constrained Transistor ...
  • C. Senthilpari, Zuraida Irina Mohamad, S. Kavitha, (2011) Proposed low ...
  • Sreenivasa Rao.Ijjada, Ayyanna.G _ G.Sekhar Reddy, Dr. V.Malleswara Rao, (2011) ...
  • Subodh Wairya, Rajendra Kumar Nagaria, Sudarshan Tiwari, (2011) New Design ...
  • _ Timing Simulation of Large Circuits by Analyzing Basic Sub ...
  • مدیریت اطلاعات پژوهشی

    اطلاعات استنادی این مقاله را به نرم افزارهای مدیریت اطلاعات علمی و استنادی ارسال نمایید و در تحقیقات خود از آن استفاده نمایید.

    مقالات مرتبط جدید

    شبکه تبلیغات علمی کشور

    به اشتراک گذاری این صفحه

    اطلاعات بیشتر درباره COI

    COI مخفف عبارت CIVILICA Object Identifier به معنی شناسه سیویلیکا برای اسناد است. COI کدی است که مطابق محل انتشار، به مقالات کنفرانسها و ژورنالهای داخل کشور به هنگام نمایه سازی بر روی پایگاه استنادی سیویلیکا اختصاص می یابد.
    کد COI به مفهوم کد ملی اسناد نمایه شده در سیویلیکا است و کدی یکتا و ثابت است و به همین دلیل همواره قابلیت استناد و پیگیری دارد.