ارائه ی بهبود در نتایج رویکرد موازی سازی توابع بازشماری مشبکه بر روی واحدهای پردازنده ی مرکزی (CPU) و گرافیکی (GPU)

سال انتشار: 1397
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 538

فایل این مقاله در 44 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

TECCONF04_112

تاریخ نمایه سازی: 30 شهریور 1398

چکیده مقاله:

رمزنگاری مشبکه مبنا یکی از مهمترین رویکردهای رمزنگاری پساکوانتومی محسوب میشود. برای محاسبه ی سطح امنیتی اولیه های مختلف رمزنگاری مشبکه مبنا در تعیین پارامتر امنیتی، الگوریتمهای کاهش مشبکه، نقشی بسیار تعیین کننده دارند. در چالش های عملی رمزنگاری مشبکه مبنا، به دلیل بزرگ بودن ابعاد مشبکه، زمان اجرای الگوریتمهای مشبکه، صرفا0 تحت تاثیر زمان اجرای بازشماری های موجود در آن قرار میگیرد. رویکردهای مختلف موازی سازی، یکی از روشهای تسریع مرتبه ی زمانی توابع بازشماری مشبکه با فاکتوری ثابت (متناظر با اندازه ی موازی سازی) است. در این پژوهش سعی شده است با بررسی جامع طرحهای مختلف موازی سازی توابع بازشماری مشبکه بر روی پردازنده های مرکزی و کارتهای گرافیک، نقاط ضعف موجود در این پژوهشها شناسایی شده و در طرحهای پیشنهادی از این مقاله تصحیح گردند و درنهایت با ارزیابی نتایج کارایی در این طرحها به نقد و بررسی رویکردهای پیشین بپردازیم. دستاوردهای حاصل از این پژوهش را میتوان به صورت موارد متعاقب برشمرد: الف-ارائه ی یک طرح بازشماری موازی سازی شده بسیار بهینه بر روی پردازنده های مرکزی، ب-ارائه ی یک طرح بازشماری موازی سازی شده ی بهینه بر روی پردازنده های مرکزی و کارت های گرافیک به صورت ترکیبی، پ-نقد فنی رویکرد بکارگیری کارتهای گرافیک در موازیسازی بازشماری مشبکه، ت-ارائه مفاهیم و ملاحظات مختلف فنی جدید و موثر برای پژوهش های آینده در رویکرد موازی سازی توابع بازشماری مشبکه.

نویسندگان

غلامرضا مغیثی

دانشکده ICT، دانشگاه صنعتی مالک اشتر تهران، تهران

علی پاینده

استادیار، دانشکده ICT، دانشگاه صنعتی مالک اشتر تهران، تهران