طراحی ضربکننده آرایهای جهشدار با هدف کاهش توان مصرفی و PDP
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 438
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
TEDECE01_425
تاریخ نمایه سازی: 30 آبان 1394
چکیده مقاله:
در این مقاله با استفاده از ضربکننده آرایه ای جهشدار و توسط تکنیک برگشتی ضربکننده آرایهای جدیدی مطرح شده است که عملکرد مناسبی نسبت به ضربکننده آرایهای جهشداردارد. در قالب ضرب دو عدد 8 بیتی با استفاده از نرم افزارHspiceبوسیله ی کتابخانهی TSMC180 nm ولتاژ تغذیه 1 ولت شبیه سازی صورت گرفته است . جهت بررسی صحت عملکرد ، این مکانیزم درتکنولوژی PTM 56 nm نیز پیادهسازی و شبیه سازی شده است .نتایج شبیه سازی نشان میدهد که الکال تکنیک فوق در ضربکننده آرایهای جهشدار منجر به بهبود پارامتر PDP میشود این بهبود به ازای تکنولوژی nm 180 برابر با 23/26 درصد وبه ازای تکنولوژی 65nmبرابر با 43/88 درصد می باشد لازم به ذکر است که اعمال این تکنیک بطور قابل ملاحظه ای باعث کاهش تعداد ترانزیستورها و درنتیجه کاهش مساحت اشغالی می شود
کلیدواژه ها:
نویسندگان
سیدمسعود رضوی
مهندسی برق الکترونیک، دانشگاه امام رضا (ع)
سیدرضا طالبیان
دانشگاه بین المللی امام رضا (ع)
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :