CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی MDAC1.5 بیتی جهت رسیدن به دقت توان و زمان نشست بهتر

عنوان مقاله: طراحی MDAC1.5 بیتی جهت رسیدن به دقت توان و زمان نشست بهتر
شناسه ملی مقاله: CEAI03_014
منتشر شده در سومین همایش منطقه ای کنترل، الکترونیک و هوش مصنوعی در سال 1394
مشخصات نویسندگان مقاله:

معصومه علیزاده - آموزشکده فنی و حرفه ای سما واحد تهران (اندیشه) دانشگاه آزاد اسلامی تهران ایران
تیمور نوری میاندواب - دانشجو آزاد اسلامی واحد شوشترایران

خلاصه مقاله:
امروزه فرایند CMOS بصورت یک انتخاب موفق برای مجتمع سازی سیستمهای دیجیتال به آنالوگ درآمده است MDAC بلوک اصلی مبدلهای انالوگ به دیجیتال پایپ لاین است که از نمونه برداری تقویت و تفریق را معمولا در یک مدار سوئیچ خازنی انجام می دهد بیشرین زمان نشست در ساختار ADC مربوط بهMDAC می باشد. بنابراین هدف از این مقاله طراحی یک مدار MDAC 1/5 بیتی جهت دسترسی به دقت بالا توان کمتر و زمان نشست مناسب می باشد.

کلمات کلیدی:
دقت زمان؛ نشست SNR,Pipeline ADC,MDAC

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/477270/