مجتبی صراف - دانشگاه صنعتی مالک اشتر
حسین خالقی بیزکی - مجتمع دانشگاهی برق و الکترونیک
مهدی قویدل - دانشگاه صنعتی مالک اشتر

روش کدگذاری irregular Repeat Accumulate(IRA) و الگوریتمکدبرداری min-sum در چند سال اخیر به عنوان بهترین الگوریتم در پیاده سازی کدگذار و کد بردار LDPC معرفی شد هاند و این الگوریتم به شکلها و روشهای مختلف برای سیستم DVB-S2 پیاده سازی شده است. در این مقاله ابتدا روش جدیدی برای کدگذاری ارائه می شود که علاوه بر سادگی بیشتر نسبت به الگوریتم (IRA) از تعدادی گیت مصرفی کمتر و گذردهیبالاتری برخوردار است، الگوریتم جدید در Spartan 3 DSP1800A پیاده سازی شده و برای نرخ 1/3 در فرکانس 265MHZ به گذردهی حدود 11.3Gbps رسید.سپسبا ایجاد تغییر در الگوریتمکدبرداری min-sum ، بهکاهش 20 درصدیگیت مصرفی کدبردار رسیدیم. پیاده سازی کد بردار بر روی Xilinx Virtex5-XC5LX110 در فرکانس کاری 144MHZ و نرخ کد 9/10 با استفاده از روش جدید خط -لوله موجی منجر به افزایش گذردهیتا حدود 1Gbps شد.

کدهای بررسی توازن کم چگال (LDPC)، کدگذار و کدبردار، DVB-S2 ،FPGA