آرش عزیزی مزرعه - دانشجوی کارشناسی ارشد معماری کامپیوتر
محمدتقی منظوری - دانشیار دانشگاه صنعتی شریف

در این مقاله یک ساختار کلی جدید برای SRAM با Bit Line سلسله مراتبی ارائه شده است. این ساختار باعث کاهش خازن خطوط Bit Line می شود. و در نتیجه باعث کاهش انرژی مصرفی خواندن و نوشتن در این SRAM می شود. همچنین در این مقاله بر اساس ساختار جدید ارائه شده و ساختار SRAM معمولی، یک سری عبارات تحلیلی برای پیش بینی انرژی مصرفی خواندن و نوشتن به دست آمده است. که این عبارات تابعه ای از پارامترهایی از قبیل ولتاژ منبع تغذیه، زمان خواندن و نوشتن و خازن های موجود در SRAM می باشند. از این عبارات می توان در پیش بینی تاثیر تغییر این پارامترها د انرژی مصرفی خواندن و نوشتن استفاده کرد. همچنین از این عبارات می تواند در بهینه سازی انرژی مصرفی خواندن و نوشتن استفاده کرد. بعلاوه یکسری شبیه سازی هایی در فرایند COMS 0.25mm انجام شده است که تایید کننده تمام نتایج بدست امده در این مقاله است.

انرژی مصرفی خواندن ، انرژی مصرفی نوشتن ، SRAM معمولی ، SRAM با Bit Line سلسله مراتبی