CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی مدار مجتمع بازیابی پالس ساعت وداده در نرخ 5 گیگا بیت برثانیه با قفل سریع فاز

عنوان مقاله: طراحی مدار مجتمع بازیابی پالس ساعت وداده در نرخ 5 گیگا بیت برثانیه با قفل سریع فاز
شناسه ملی مقاله: ICEEC01_259
منتشر شده در کنفرانس بین المللی تحقیقات بنیادین در مهندسی برق در سال 1396
مشخصات نویسندگان مقاله:

محمدرضا سهیلی فر - استادیار دانشکده مهندسی برق دانشگاه علوم دریایی امام خمینی (ره)
سجاد مشتاقی - دانشجوی کارشناس ارشد دانشکده برق دانشگاه علامه محدث نوری

خلاصه مقاله:
در این مقاله به طراحی یک مدارمجتمع بازیابی ساعت وداده ی سریع با نرخ داده ی 5 گیگابایت برثانیه پرداخته شده است. سیستم کلی طراحی شده شامل چندین بخش است که مهمترین قسمت آن، مدار بازیابی پالس ساعت است. این مقاله در زمینه بازیابی پالس ساعت و داده ی سریع مبتنی بر روش فازمیانی، روش جدیدی ارایه نموده که کاهش قابل توجهی از توان مصرفی را در واحد بازیابی پالس ساعت فراهم کرده است. واحد بازیابی پالس ساعت پیشنهادی در این مقاله از دو بلوکS/H و یک مدار تولیدکننده ی فاز میانی بهره می برد. مدار بازیابی ساعت و داده ی سریع پیشنهادی با استفاده از تکنولوژی سی ماس 0/18 میکرومتر در شبیه سازADS طراحی و شبیه سازی شده است. نتایج حاکی از آن است که این مدار با دیتای ورودیPRBS می تواند دیتا را در زمان بسیار اندک (چندنانوثانیه) بازیابی کند. مقدار جیتر موجود در دیتای بازیابی شده، 16 پیکو ثانیه به دست آمده است. سیستم مورد بحث به همراه مدار تصمیم گیرنده و مدار دی مالتی پلکسر، با اعمال منبع تغذیه 1/8 ولت، 26 میلی وات توان مصرف می کند.

کلمات کلیدی:
مدار بازیابی ساعت و داده، کم توان، جیتر، پالس

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/673014/