طراحی جمع کننده با مصرف توان پایین با استفاده از گیت اینورتر
عنوان مقاله: طراحی جمع کننده با مصرف توان پایین با استفاده از گیت اینورتر
شناسه ملی مقاله: ICEECS02_050
منتشر شده در دومین کنفرانس بین المللی مهندسی برق و علوم کامپیوتر در سال 1394
شناسه ملی مقاله: ICEECS02_050
منتشر شده در دومین کنفرانس بین المللی مهندسی برق و علوم کامپیوتر در سال 1394
مشخصات نویسندگان مقاله:
مینا کرمانی - دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد نجف آباد
محمدرضا رشادی نژاد - استادیار و عضو هیات علمی دانشگاه اصفهان
خلاصه مقاله:
مینا کرمانی - دانشجوی کارشناسی ارشد دانشگاه آزاد اسلامی واحد نجف آباد
محمدرضا رشادی نژاد - استادیار و عضو هیات علمی دانشگاه اصفهان
در این مقاله یک سلول جمع کننده فوق العاده توان پایین ultra low power و دارای سرعت عملکرد بالا که می تواند به خوبی با ولتاژهای پایین تغذیه کار کند معررفی شده است اساس کار این جمع کننده بر پایه روابط بنیادی MOS و بر اساس توان مصرفی کم عناصر تابع NOTهمراه با اینورتورهای قدیمی CMOS می باشد مهمترین مزایای این مدار نسبت به طراحی های قبلی ولتاژ پایین تغذیه و پایداری بسیار خوب مدار می باشد کاهش تعداد ترانزیستورها سبب کاهش شدید توان مصرفی در ترانزیستورها گشته است شبیه سازی با کمک نرم افزار HSPICE انجام شده و برای شبیه سازی از تکنولوژی um0.18 استفاده گردیده است نتایج آزمایش نشان می دهد که مدار پیشنهاد شده نسبت به طراحی های قبلی دارای PDP مناسبتری می باشد
کلمات کلیدی: ضرب کننده،جمع کننده،وارونگر ،ultra low power،CMOS
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/480055/