CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

گواهی نمایه سازی مقاله طراحی مدار نمونه بردار و نگهدار دو خازنی تمام تفاضلی 20MS/s توان پایین با بیش از 11 بیت دقت درتکنولوژی 0.180.18μm CMOS

عنوان مقاله: طراحی مدار نمونه بردار و نگهدار دو خازنی تمام تفاضلی 20MS/s توان پایین با بیش از 11 بیت دقت درتکنولوژی 0.180.18μm CMOS
شناسه (COI) مقاله: ISCEE14_049
منتشر شده در چهاردهمین کنفرانس دانشجویی مهندسی برق ایران در سال ۱۳۹۰
مشخصات نویسندگان مقاله:

مریم قرایی جمعه یی - دانشگاه تهران گروه مهندسی برق الکترونیک و کامپیوتر

خلاصه مقاله:
دراین مقاله طراحی یک تقویت کننده ی نمونه بردار و نگهداربا نرخ نمونه برداری 20MS/S و دقت بیش از 11 بیت در تمامی گوشه های PVT ارائه می شود انتخاب توپولوژی مناسب برای OTA بایاس مدار جبران سازی و مدار CMFB به تفصیل شرح داده می شوند برای داشتن سرعت بالا و بهره مناسب از ساختار Folded Cascode دو طبقه برای OTA استفاده شدها ست در گوشه TT و دمای 27 درجه پهنای باند حلقه باز OTA برابر 156MHz و حد فاز 79 درجه است سوئیچینگ خروجی مدار S&H بصورت تفاضلی 1.8 Vp-p بوده جریان مصرفی مدار 1.67mA و SNR نهایی 74.32dB می باشد.

کلمات کلیدی:
جبران سازی ، مدار نمونه برداری و نگهدار، مدار CMFB

صفحه اختصاصی مقاله و دریافت فایل کامل: https://www.civilica.com/Paper-ISCEE14-ISCEE14_049.html