CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

گواهی نمایه سازی مقاله طراحی یک هسته پردازشی کدگشای VITERBI

عنوان مقاله: طراحی یک هسته پردازشی کدگشای VITERBI
شناسه (COI) مقاله: ISCEE14_051
منتشر شده در چهاردهمین کنفرانس دانشجویی مهندسی برق ایران در سال ۱۳۹۰
مشخصات نویسندگان مقاله:

وحید لطف اللهی کلجاهی - دانشگاه آزاد اسلامی واحد قزوین
حمیدرضا بخشی - دانشگاه آزاد اسلامی واحد قزوین

خلاصه مقاله:
کدگشای به دلیل کارایی خیرهکنندهاش در بهحداقل رساندن نرخ خطای بیت، در اکثر سیستمهای مخابراتی مورد استفاده قرار میگیرد. در این مقاله طراحی و پیادهسازی قسمتهای مختلف کدگشایVITERBI در قالب بلوکهای سختافزاری بهینه مورد بررسی قرار گرفته است. مهمترین مشخصه طراحی در این پیادهسازی، استفاده از نرخ کد1/2 و طول محدودیت 9 میباشد. هسته پردازشی مورد نظر توسط نرم افزار ALDEC RIVIERA-PROو با استفاده از زبان Verilog توصیف و شبیهسازی شده است.

کلمات کلیدی:
کدگشایVITERBI،معماری سختافزاری،Verilog

صفحه اختصاصی مقاله و دریافت فایل کامل: https://www.civilica.com/Paper-ISCEE14-ISCEE14_051.html