پیاده سازی الگوریتم کردیک در حالت برداری و دیتاهای 20 بیتی
عنوان مقاله: پیاده سازی الگوریتم کردیک در حالت برداری و دیتاهای 20 بیتی
شناسه ملی مقاله: ICEEE04_147
منتشر شده در چهارمین کنفرانس مهندسی برق و الکترونیک ایران در سال 1391
شناسه ملی مقاله: ICEEE04_147
منتشر شده در چهارمین کنفرانس مهندسی برق و الکترونیک ایران در سال 1391
مشخصات نویسندگان مقاله:
سیاوش حیدرزاده - دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
پویا ترک زاده - دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
افشین کدیوریان - دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
ناصر خطی - دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
خلاصه مقاله:
سیاوش حیدرزاده - دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
پویا ترک زاده - دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
افشین کدیوریان - دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
ناصر خطی - دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
در این مقاله هدف پیاده سازی الگوریتم cordic جهت محاسبه [فرمول در متن اصلی مقاله] می باشد. برای این منظور الگوریتم cordic را در حالت vectoring به کار می بریم. دیتا های ورودی 20 بیتی علامت دار و خروجی نیز 20 بیتی و از نوع بدون علامت خواهد بود. الگوریتم پیاده سازی شده تنها بر مبنای جمع، تفریق و شیفت می باشد و از هیچ عملوند دیگری نظیر ضرب و تقسیم و ... استفاده نشده است.
کلمات کلیدی: VHDL, matlab,vectoring mode, cordic algorithm
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/164225/