رحیمی معصومه - کارشناس ارشد برق الکترونیک، دانشگاه شاهد

در این مقاله یک مدار قابل برنام هریزی برای ساخت پالس پوزیکست ارائه شده است. در این طرح ابتدا، پالس اصلی تاخیر داده می شود، سپس پالس اصلی و تاخیر یافته توسط جمع کننده جمع می شوند. در مدار تاخیر ارائه شده، تاخیر در لبه بالارونده و پایین رونده با دو مجموعه کد متفاوت کنترل می شود. همچنین در مدار جمع کننده ارائه شده، سطوح اول ولتاژ پالس پوزیکست در لبه بالارونده و پایین رونده با دو مجموعه کد ورودی متفاوت کنترل می شود. با ترکیب کردن مدار تاخیر و مدار جمع کننده، یک مدار قابل برنامه ریزی برای ساخت پالس پوزیکست ارائه شده است. نتایج شبیه سازی نشان می دهد که مدارات تاخیر و جمع کننده به صورت خطی نسبت به کد ورودی عمل می کنند . در نهایت پالس پوزیکست ساخته شده بر روی مدار RLC اعمال شده است و نتایج شبیه سازی نشان می دهد که در مدار RLC ، متوسط کاهش فراجهش در لبه های بالارونده و پایین رونده به ترتیب برابر ۷۸ / ۹۱ % و ۵۶ / ۹۸ % است. همچنین متوسط بهبود زمان نشست در این لبه ها برابر ۷/ ۷۰ % و ۴۷ / ۹۰ % است.

زمان نشست, پاسخ زمانی, فراجهش, پوزیکست