پیاده سازی سخت افزاری مدارات آنالوگ شبکه عصبی خودسازمانده SOM با استفاده ازتکنولوژی CMOS
عنوان مقاله: پیاده سازی سخت افزاری مدارات آنالوگ شبکه عصبی خودسازمانده SOM با استفاده ازتکنولوژی CMOS
شناسه ملی مقاله: ICEE21_768
منتشر شده در بیست و یکمین کنفرانس مهندسی برق ایران در سال 1392
شناسه ملی مقاله: ICEE21_768
منتشر شده در بیست و یکمین کنفرانس مهندسی برق ایران در سال 1392
مشخصات نویسندگان مقاله:
سعیده حسنی - دانشگاه ارومیه
بهبود مشعوفی
عبدالله خویی
خلاصه مقاله:
سعیده حسنی - دانشگاه ارومیه
بهبود مشعوفی
عبدالله خویی
دراین مقاله سخت افزارشبکه ی عصبی خودسازمانده SOM درتکنولوژی 0/35 μ - CMOS جهت کاربردهای General Purpose با توان مصرفی پایین و فرکانس کاری بالا طراحی و پیاده سازی شده است ورودی وخروجی شبکه بصورت ولتاژ می باشد که موجب سادگی دراتصال به سایرادوات میگردد برای پیاده سازی این شبکه یک مدار محاسبه فاصله DMC برای سنجش میزان شباهت نرون به دیتای ورودی انالوگ براساس یک راهکار جدید ارایه شده است برای یافتن نروی برنده ازساختارWTA و همچنین برای بروزرسانی وزنهای نرون برنده ازمکانیزم اپدیت AWC استفاده شده است نتایج شبیه سازی مداربانرم افزار HSPICE نشانگر بهبود سرعت و توان مصرفی می باشد.
کلمات کلیدی: شبکه عصبی خودسازماندهSOM، طبقه بندی، پیاده سازی سخت افزاری، قطعات مجتمع با مقیاس بسیاربزرگ VLSI، تکنولوژی CMOS
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/208825/