مدار فازی ساز مثلثی با دقت بالا و توان مصرفی پایین در مد جریان با فناوری CMOS
عنوان مقاله: مدار فازی ساز مثلثی با دقت بالا و توان مصرفی پایین در مد جریان با فناوری CMOS
شناسه ملی مقاله: ISFAHANELEC01_065
منتشر شده در اولین کنفرانس ملی مهندسی برق اصفهان در سال 1391
شناسه ملی مقاله: ISFAHANELEC01_065
منتشر شده در اولین کنفرانس ملی مهندسی برق اصفهان در سال 1391
مشخصات نویسندگان مقاله:
مهناز رنجبر - دانشجوی کارشناسی ارشد گروه برق دانشگاه آزاد اسلامی واحد تهران مرکزی
فرهاد رزاقیان - عضو هیئت علمی گروه برق دانشگاه آزاد اسلامی واحد تهران جنوب
خلاصه مقاله:
مهناز رنجبر - دانشجوی کارشناسی ارشد گروه برق دانشگاه آزاد اسلامی واحد تهران مرکزی
فرهاد رزاقیان - عضو هیئت علمی گروه برق دانشگاه آزاد اسلامی واحد تهران جنوب
یکی از مهمترین قسمتها در سیستمهای کنترل منطق فازی، مدارس فازیساز است . در این مقاله یک مدار فازی ساز مثلثی در مد جریان با سیگنالهای ترکیبی ارائه شده که توسط ولتاژ هایده و پرودی دیجیتال دارای کنترل اسیدی مناسب در ارتفاعات، شیب و موقعیت توابع عضویت است. علاوه بر سادگی در طراحی، دقت بالا و توان مصرفی پایین در حدود 80uW میتواند دلیل قانعکنندهای برای به کارگیری آن در سیستمهای کاربردی باشد. این مدارس بازیساز باعث نرمافزار HSPICE در فناوری 0.35um CMOS استاندارد در سطح 49 و هشت یا ده سال شده است .
کلمات کلیدی: فازی ساز ، تابع عضویت مثلثی، فناوری CMOS
صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/237009/