محمد آسیایی - استادیار گروه مهندسی برق، دانشکده فنی و مهندسی، دانشگاه دامغان، دامغان، ایران

در این مقاله، یک منطق دومینوی جدید برای کاهش توان مصرفی گیتهای عریض بدون افزایش چشمگیر تاخیر پیشنهاد می شود. این تکنیک مداری مبتنی بر ولتاژهای دو سر شبکه پایین کش (pull down network) با استفاده از یک تقویت کننده سنجش می باشد. بدین طریق ولتاژ نوسان دو سر شبکه پایین کش کاهش می یابد و توان مصرفی کم می گردد. گیتهای عریض با استفاده از نرم افزار HSPICE در تکنولوژی 90 نانومتر در تاخیر یکسان شبیه سازی شدند. نتایج شبیه سازی برای گیتهای 32OR بیتی، 40% کاهش توان و 2 برابر بهبود مصونیت در برابر نویز را در مدار پیشنهادی نسبت به مدار دو مینوی متداول نشان می دهند.

منطق دومینو، گیتهای عریض، تقویت کننده سنجش طراحی توان- پایین، جریان نشتی