طراحی سلول های جدید جمع کننده کم مصرف و با کارآیی بالا در سطح ترانزیستور

در این مقاله دو سلول جدید جمع کننده تک بیتی با هدف کاهش توان مصرفی و بالا بردن کارآیی، ارائه شده است . مبنای کار ، استفاده از تابع رای اکثریت و شباهت خروجی های Sum و C out بودهاست که بدین طریق یکی از خروجی ها قادر به تولید خروجی دیگر می باشد. مدارات ارائه شده با استفاده از نرم افزار HSpice وتکنولو‍ژی μm 0.18 شبیه سازی شده اند. نتیجه شبیه سازی حاکی از بهبود % 64 پارامتر ( PDP )‌ Power - Delay Product نسبت به کار مشابه که در گذشته صورت گرفته، می باشد.

کلیدواژه ها:

سلول تمام جمع کننده ، توان مصرفی پایین ، سرعت بالا ، کارآیی بالا ، تابع رای اکثریت ، طراحی خازنی