CIVILICA We Respect the Science
(ناشر تخصصی کنفرانسهای کشور / شماره مجوز انتشارات از وزارت فرهنگ و ارشاد اسلامی: ۸۹۷۱)

طراحی و شبیه سازی مدار مجتمع بازیابی پالس ساعت و داده در نرخ 5 گیگابیت بر ثانیه با روش قفل فاز سریع برای گیرنده های مخابراتی پر سرعت

عنوان مقاله: طراحی و شبیه سازی مدار مجتمع بازیابی پالس ساعت و داده در نرخ 5 گیگابیت بر ثانیه با روش قفل فاز سریع برای گیرنده های مخابراتی پر سرعت
شناسه ملی مقاله: JR_MSTJ-83-83_002
منتشر شده در شماره ۸۳ دوره ۸۳ فصل پاییز در سال 1396
مشخصات نویسندگان مقاله:

محمدرضا سهیلی فر - استادیار دانشکده مهندسی برق، دانشگاه علوم دریایی امام خمینی(ره)- نوشهر
سجاد مشتاقی - دانشجوی کارشناسی ارشد مهندسی برق، دانشگاه علامه محدث نوری- نور

خلاصه مقاله:
در این مقاله به طراحی و شبیه سازی یک مدار مجتمع بازیابی ساعت و دادهی سریع با نرخ دادهی 5 گیگابیت برثانیه با روش فاز میانی پرداخته شده است. مدارهای بازیابی پالس ساعت و داده از اهمیت ویژهای در مخابرات نوری برخوردار هستند و در گیرنده های پرسرعت نقش کلیدی دارند. مدار پیشنهادی با به کارگیری روش فاز میانی و با استفاده از فناوری سی ماس0/18 میکرومتر در شبیه ساز ADS طراحی و شبیه سازی شده است. نتایج حاکی از آن است که این مدار با دیتای ورودی PRBS میتواند دیتا را در زمان بسیار اندک (چند نانو ثانیه) بازیابی کند. مقدار جیتر موجود در دیتای بازیابی شده، 16 پیکو ثانیه به دست آمده است.

کلمات کلیدی:
گیرنده های مخابراتی، تولید کننده فاز میانی، جیتر، مدار بازیابی پالس ساعت و داده،

صفحه اختصاصی مقاله و دریافت فایل کامل: https://civilica.com/doc/705893/