طراحی جدید تفریق کننده RNS برای پیمانه 2n +1
محل انتشار: یازدهمین کنفرانس سالانه انجمن کامپیوتر ایران
سال انتشار: 1384
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,530
متن کامل این مقاله منتشر نشده است و فقط به صورت چکیده یا چکیده مبسوط در پایگاه موجود می باشد.
توضیح: معمولا کلیه مقالاتی که کمتر از ۵ صفحه باشند در پایگاه سیویلیکا اصل مقاله (فول تکست) محسوب نمی شوند و فقط کاربران عضو بدون کسر اعتبار می توانند فایل آنها را دریافت نمایند.
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI11_150
تاریخ نمایه سازی: 5 آذر 1390
چکیده مقاله:
این مقاله، مدار تفر ی ق کننده سریع را در سیستم اعداد ماندهایRNS) ارائه نموده است . در این مقاله با استفاده از تبد یل اعداد از سیستم نمایشی SRU (Single-Range Unsigned) به سیستم نمایشی SRS (Single-Range Signed سرعت عمل تفریق در RNS افزایش یافته است. از آنجا که مجموعه ماندهای 2n-1,2n,2n+1 دار ای جذا بیت و مزایای بسیاری در پی ادهس ازی میباشد و ن یز تأخ یر عم لی ات حساب ی در ا ی ن مجموعه توسط کانال پیمانهای 2n+1 تع یین م یگردد، استفاده از ا ی ن روش خصوصا بر ا ی پیمانه مذکور بس یار مف ید خواهد بود
کلیدواژه ها:
سیستم اعداد مانده ای RNS)Tپیمانه 2n+1 ، سیستم نمایشیSingle-Range Unsigned سیستم نمایشی VLSI ، Single-Range Signed
نویسندگان
سمیه تیمارچی
دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی
کیوان ناوی
دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی
مهدی حسین زاده
واحد علوم و تحقیقات دانشگاه حصارک
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :