کاهش توان دینامیکی و بهبود نویز در مدارهای VLSI

سال انتشار: 1391
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 2,143

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

ICEEE04_323

تاریخ نمایه سازی: 6 مهر 1391

چکیده مقاله:

امروزه دغدغه اصلی در صنعت VLSI مصرف توان و نویز در تراشه های می باشد. هم اکنون صنعت به سوی نانو تکنولوژی در حال حرکت است. این مقاله منابع اصلی اتلاف توان دینامیکی، نویز فیلکر و حرارتی را مورد تجدید نظر قرار می دهد و برای کاه نویز فیلکر و توان مصرفی در مدارها بوسیله تکنیکهای متفاوت، اندازه ترانزیستور و استفاده از تکنولوژی های به روز، همراه با گرفتن یک مدار نمونه طرحهایی را ارائه می کند. نتایج حاصله نشان می دهد با اعمال تکنولوژی های به روز (0.18 میکرون) توان دینامیکی منتجه به مقدار 160 میکرون و نیز فیلکر به مقدار 8 میلی هرتز کاهش یافته است.

نویسندگان

حاتم محمدی کامرا

عضو هیئت علمی دانشگاه آزاد اسلامی واحد فسا

مریم جرجانی

دانشجوی کارشناسی ارشد الکترونیک دانشگاه آزاد اسلامی واحد فسا

سارا ولی خانی

دانشجوی کارشناسی ارشد الکترونیک دانشگاه آزاد اسلامی واحد فسا

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • همانطور که در شکلهای14، 13 _ 15 مشاهده می کنید ...
  • بهزاد رضوی، داریوش مشیری، حسن معارفی "طراحی مدار مجتمع CMOS ...
  • _ _ _ _ Controlled ...
  • D. J. Young et al. _ GHz CMOS Voltage- Controlled ...
  • B.Pontikakis and M. Nekili, ":A New Area-Power Efficient Split- _ ...
  • نمایش کامل مراجع