ارائه یک الگوریتم زمانبندی با استفاده از تبدیل LJ برای سویچهای سلولی با صف ورودی
محل انتشار: نهمین کنفرانس سالانه انجمن کامپیوتر ایران
سال انتشار: 1382
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 1,823
فایل این مقاله در 8 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ACCSI09_018
تاریخ نمایه سازی: 4 بهمن 1386
چکیده مقاله:
امروزه سویچهای با صف ورودی ، در طراحی روتر های سریع استفاده می شوند. هر چه سرعت سویچ افزایش می یابد، زمانبندی بسته ها با اهمیت تر می شود . زیرا باید زمان محاسبه تطابق بین ورودی وخروجی به حداقل ممکن برسد . 1 ، استفاده می شود و الگوریتمی ارایه می شود که بتواند تط ابق بین ورودی وخروجی را با LJ در این مقاله از تبدیل پیچیدگی زمانی ( 2 O(n محاسبه کند کهn تعداد پورتهای ورودی /خروجی سویچ می باشد. و این زمان نسبت به الگوریتم قبلی با پیچیدگی زمانی ( 3 O(n بهتر می باشد . این الگوریتم همچنین نیاز به حافظه با O(n) دارد که مشابه الگوریتم قبلی می باشد.
کلیدواژه ها:
نویسندگان
رضا سعیدی نیا
کارشناسی ارشد، دانشکده مهندسی کامپیوتر دانشگاه علم و صنعت ایران
محمود فتحی
دانشیار، دانشکده مهندسی کامپیوتر دانشگاه علم و صنعت ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :