بررسی و معرفی تمام جمع کننده پیشنهادی ترکیبی ولتاژ پایین با کارایی بالا

یکی از مشکلات مهم در تمام جمع کننده های موجود، وجود تاخیر ناشی از تاثیر اتصالات داخل مداری در افزایش تاخیر ذاتی این نوع مدارات می باشد. در راستای کاهش این اثر، از بهترین پیشنهادات می توان به نتایج تحقیق آقای پینکاج کومار اشاره کرد. در این مقاله علمی ترویجی، این تحقیق مورد تحلیل و بررسی و نتایج آن مورد ارزیابی قرار گرفته است. طرح پیشنهادی، یک تمام جمع کننده تک بیتی ولتاژ پایین با کارایی بالا، با یک ساختا منطقی جدید می باشد، که منجر به کاهش مجموع توان و تاخیر (PDP) می شود. همچنین گیتهای NAND و NOR اصلاح شده که در این روش پیشنهادی استفاده شده اند، معرفی می گردند. مدار با استفاده ازتکنولوژی 55nm و CMOS 90nm طراحی شده است. جمع کننده پیشنهادی با تعدادی از جمع کننده های موجود از لحاظ سرعت، توان مصرفی و PDP مقایسه گردیده و براساس این مقایسه صورت گرفته، جمع کننده پیشنهادی به بهبود 56% در سرعت و بهبود 76.69% در PDP، نسبت به تمام جمع کننده های موجود دست یافته است. همچنین این سلول جمع کننده پیشنهادی، عملکرد بسیار مناسبی در ولتاژهای پایین از خود نشان می دهد.

کلیدواژه ها:

سرعت بالا ، تمام جمع کننده ترکیبی ، ولتاژ پایین ، گیت NAND و NOR اصلاح شده