طراحی نوسانساز حلقوی کنترل شونده با ولتاژ با محدوده دینامیکی و خطینگی افزایش یافته برای کاربردهای ولتاژ پایین و توان پایین با استفاده از منطق STSCL

نوسانسازهای حلقوی کنترل شده با ولتاژ یکی از مدارهای پرکاربرد در طراحی مدارهای مجتمع آنالوگ و دیجیتال می باشند. همواره طراحی و پیاده سازی یک واحد تاخیر مناسب برای این کاربرد به عنوان یک چالش مطرح بوده است. این مدار کوچک نقش قابل توجهی در کارآیی سیستمهای مختلف و بخصوص سیستمهای دیجیتال ایفا می نماید. از آنجا که در تکنولوژی های زیر میکرون که توان مصرفی و کاهش ولتاژ به عنوان یک ضرورت احساس می شود، دست یابی به یک واحد تاخیر با خطینگی مناسب به عنوان مشکل بزرگی در طراحی های دیجیتال ولتاژ پایین به شمار می آید. در این مقاله با استفاده از مدارهای دیجیتال CMOS پیاده شده با استفاده از منطقکوپلاژ سورس SCL که در ناحیه زیرآستانه کار می کنند، یک واحد تاخیر با خطینگی بالا ارایه شده است که می تواند کارآیی VCO را تا حد بسیار قابل قبولی بالا ببرد. این مزیت ها به دلیل کنترل پذیری مناسب المان تاخیر پیشنهادی می باشد که این قابلیت را به VCO می دهد. از طرفی توان مصرفی در این مدارها به طور کلی پایین می باشد

کلیدواژه ها:

نوسانساز حلقوی کنترل شده با ولتاژ ، المان تاخیر ، افزایش محدوده دینامیکی ، خطینگی بالا ، مدارهای دیجیتال CMOS ، کاهش توان مصرفی ، مدارهای STSCL