طراحی و شبیه سازی مدار مجتمع بازیابی پالس ساعت و داده در نرخ 5 گیگابیت بر ثانیه با روش قفل فاز سریع برای گیرنده های مخابراتی پر سرعت
محل انتشار: فصلنامه علوم و فناوری دریا، دوره: 21، شماره: 83
سال انتشار: 1396
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 500
فایل این مقاله در 9 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
JR_MSTJ-83-83_002
تاریخ نمایه سازی: 21 فروردین 1397
چکیده مقاله:
در این مقاله به طراحی و شبیه سازی یک مدار مجتمع بازیابی ساعت و دادهی سریع با نرخ دادهی 5 گیگابیت برثانیه با روش فاز میانی پرداخته شده است. مدارهای بازیابی پالس ساعت و داده از اهمیت ویژهای در مخابرات نوری برخوردار هستند و در گیرنده های پرسرعت نقش کلیدی دارند. مدار پیشنهادی با به کارگیری روش فاز میانی و با استفاده از فناوری سی ماس0/18 میکرومتر در شبیه ساز ADS طراحی و شبیه سازی شده است. نتایج حاکی از آن است که این مدار با دیتای ورودی PRBS میتواند دیتا را در زمان بسیار اندک (چند نانو ثانیه) بازیابی کند. مقدار جیتر موجود در دیتای بازیابی شده، 16 پیکو ثانیه به دست آمده است.
کلیدواژه ها:
نویسندگان
محمدرضا سهیلی فر
استادیار دانشکده مهندسی برق، دانشگاه علوم دریایی امام خمینی(ره)- نوشهر
سجاد مشتاقی
دانشجوی کارشناسی ارشد مهندسی برق، دانشگاه علامه محدث نوری- نور