ورود
مقالات فارسیISIکنفرانسهاژورنالها

طراحی یک مدار ضرب‌کننده آنالوگ برمبنای حلقه translinear در حالت جریان با توان مصرفی پایین و دقت بالا

محل انتشار: فصلنامه مهندسی برق دانشگاه تبریز، دوره: 50، شماره: 2
سال انتشار: 1399
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 266

فایل این مقاله در 13 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:
https://civilica.com/doc/1124012

شناسه ملی سند علمی:

JR_TJEE-50-2_002

تاریخ نمایه سازی: 4 آذر 1399

چکیده مقاله:

در این مقاله یک مدار ضرب‌کننده CMOS آنالوگ چهار ربع جدید در حالت جریان که مبتنی بر دو جفت حلقه translinear دوگان می‌باشد ارائه می‌گردد. ویژگی‌های مهم مدار عبارتند از پهنای باند بالا، توان مصرفی کم و آزادبودن از اثر بدنه،که علت اصلی آن دوگان بودن مدار به این صورت که در هر حلقه translinear دوگان از دو NMOS و دو PMOS استفاده شده است. علاوه‌بر این، اعوجاج هارمونیک ناشی از ناهمگونی در سیگنال‌های ورودی (IX , IY)، پارامترهای هدایت انتقالی(K)  و ولتاژ آستانه (Vth) مورد بحث قرار گرفته است که نتایج حاکی از این است که مدار در برابر ناهمگونی بسیار مقاوم می‌باشد. به‌منظور بررسی عملکرد درست مدار ضرب‌کننده، از آن در دو کاربرد پراستفاده یعنی مدولاتور دامنه و دو برابرکننده فرکانس استفاده شده است که نتایج شبیه‌سازی آن ارائه شده است. این مدار با استفاده از شبیه ساز HSPICE با مدل TSMC مرحله 49 (BSIM3v3) در تکنولوژی 0.18 میکرومتر استاندارد CMOS طراحی و شبیه سازی شده است. که نتایج حاکی از خطای غیرخطی 0.62 درصد، اعوجاج هارمونیک کل 1/1 در فرکانس 1 مگا هرتز، پهنای باند 1.15 گیگا هرتز و حداکثر توان مصرفی 93.7 میکرو وات می‌باشد.

کلیدواژه ها:

نویسندگان

توحید آقایی

باشگاه پژوهشگران جوان و نخبگان - واحد ارومیه - دانشگاه آزاد اسلامی

علی نادری

گروه مهندسی برق- واحد ارومیه- دانشگاه آزاد اسلامی

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • [1]      Y. Ishiguchi, D. Isogai, T. Osawa and S. Nakatake, ...
  • [2]      W. Liu and S. I. Liu, “Design of a ...
  • [3]      H. Sajjadi-Kia, “An analog cell and its applications in ...
  • [4]      V. J. S. Oliveira and N. Oki, “Low voltage ...
  • [5]      M. M. Maryan and S. J. Azhari, “A MOS ...
  • [6]      حسین مرادی فراهانی و جواد عسگری، «طراحی کنترل‌کننده عصبی- ...
  • [7]      فرشاد گودرزی و سیروس طوفان، «بهبود مدار آشکارساز فاز- ...
  • [8]      S. C. Lui, J. Kramer, G. Indiveri, T. Delbruck ...
  • [9]      I. M. Filanovsky and H. Baltes, “CMOS two-quadrant multiplier ...
  • [10]      E. S. Al-Suhaibani and A. M. Al-Absi, “A compact ...
  • [11]      K. Tanno, O. Ishizuka and Z. Tang, “Four-quadrant CMOS ...
  • [12]      I. Makwana and V. Shet, “A low power high ...
  • [13]      S. Keles and H. H. Kuntman, “Four quadrant FGMOS ...
  • [14]      S. Soltany and A. Rezai, “A new low power ...
  • [15]      S. Soltany and A. Rezai, “A novel low power ...
  • [16]      C. Popa, “Improved accuracy current-mode multiplier circuits with applications ...
  • [17]      M. Hashiesh, S. Mahmoud and A. M. Soliman, “New ...
  • [18]      A. Demosthenous and M. Panovic, “Low-voltage MOS linear transconductor/squarer ...
  • [19]      A. U. Keskin, “A four quadrant analog multiplier employing ...
  • [20]      E. Yuce, “Voltage-mode multiplier implementation employing current conveyors,” Electron. ...
  • [21]      A. Zeki, A. U. Keskin and A. Toker, “DXCCII-based ...
  • [22]      E. Yuce, “Design of a simple current-mode multiplier topology ...
  • [23]      M. T. Abuelma’atti and M. A. Al-Qahtani, “A current-mode ...
  • [24]      M. T. Abuelma’atti, “A novel analogue current-mode current-controlled frequency ...
  • [25]      K. Anuntahirunrat, W. Tangsrirat, V. Riewruja and W. Surakampontorn, ...
  • [26]      A. Naderi and S. Ozoguz, “Design Of High-Linear, High-Precision ...
  • [27]      I. Aloui, N. Hassen and K. Besbes, “A CMOS ...
  • [28]      M. Kumngern and U. Torteanchai, “A CMOS current-mode multiplier/divider ...
  • [29]      M. Gravati, M. Valle, G. Ferri, N. Guerrini and ...
  • [30]      M. Kumngern and D. Kobchai. “Versatile dual-mode class-AB four-quadrant ...
  • [31]      A. Alikhani and A. Ahmadi. “A novel current-mode four-quadrant ...
  • [32]      A. Lopez-Martin, A. Carlosena. “Current-mode multiplier/divider circuits based on ...
  • [33]      S. Menekay, R. Tarcan and H. Kuntman, “Novel high-precision ...
  • [34]      S. Kaedi and E. Farshidi. “A new low voltage ...
  • [35]      M. A. Al-Absi and I. A. As-Sabban, “A new ...
  • [36]      A. Fabre, “New formulation to describe translinear mixed cells ...
  • [37]      H. A. Jafari, and Z. Abbasi and S. J. ...
  • [38]      A. Alikhani and A. Ahmadi, “A novel current-mode four-quadrant ...
  • [39]      S. Menekay, R. Tarcan and H. Kuntman, “Novel high-precision ...
  • [40]      S. Kaedi and E. Farshidi, “A new low voltage ...
  • [41]      I. Chaisayun, S. Piangprantong, K. Dejhan, (2012), “Versatile analog ...
  • [42]      E. Ibaragi, A. Hyogo and K. Sekine, “A CMOS ...
  • [43]      A. Naderi, A. Khoei, K. Hadidi and H. Ghasemzadeh, ...
  • [44]      C. Abel, S. Sakurai, E. Larsen and M. Ismail, ...
  • [45]      Y. Igarashi, A. Hyogo and K. Sekine, “Design of ...
  • [46]      A. Naderi, H. Mojarrad, H. Ghasemzadeh, A. Khoei, and ...
  • [47]      J. K. Seon, “Design and application of precise analog ...
  • [48]      S. Keles and H. H. Kuntman, “Four quadrant FGMOS ...
  • [49]      V. J. Oliveira and N. Oki, “Low voltage four-quadrant ...
  • [50]      A.S. Nandini., S. Madhavan and Dr chirag Sharma, “Design ...
  • [51]      H.–J. Song and C.-K. Kim, “An MOS four-quadrant analog ...
  • [52]      S-I. Liu and C-C. Chang, “CMOS analog divider and ...
  • [53]      N. Beyraghi, A. Khoei, and K. Hadidi, “CMOS design ...
  • [54]      I. Navarro, A. J. Lopez-Martin, C A. De La ...
  • J. M. A. Miguel, C A. De La Cruz Blas ...
  • [55]      F. Khateb, “Bulk-driven floating-gate and bulk-driven quasi-floating-gatetechniques for low-voltage ...
  • [56]      A. K. M. Mahfuzul Islam, “Programmable Neuron Array Based ...
  • [57]      A. Panigrahi and P. K. Paul, “A novel bulk-input ...
  • [58]      C. A. De La Cruz-Blas, G. Thomas-Erviti, J. M. ...
  • [59]      X. Xin, J. Cai, R. Xie and P. Wang, ...
  • [60]      M. A. Al-Absi, A. Hussein and M. TaherAbuelma’atti, “A ...
  • [61]      R. Wu and J. Xing, “MOS translinear principle based ...
    • نمایش کامل مراجع