Reducing Quantum Cost for Reversible Realization of Densely-packed-decimal Converters

سال انتشار: 1400
نوع سند: مقاله ژورنالی
زبان: انگلیسی
مشاهده: 136

فایل این مقاله در 6 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_IJE-34-5_022

تاریخ نمایه سازی: 11 اردیبهشت 1400

چکیده مقاله:

At present, the reduction of circuit design power is a prime research topic. The reversible computation satisfies the criteria of the power consumption reduction compared to the traditional logic design. Thereby, reversible computation is gaining much attention in recent decades. Two reversible design approaches of binary-coded-decimal (BCD) to densely-packed-decimal (DPD) converter (encoder) and two design approaches of DPD to BCD converter (decoder) are proposed in this paper. The designs are carried out through the appropriate selection of the gates and further proper organization of such gates with parallel implementation. The proposed design approaches offer a low quantum cost implementation compared to state-of-the-art design. The cost results analysis of reversible DPD encoder shows appreciable reduction by at least ~۲۳%, and that of decoder by at least ~۶۲% compared to the state-of-art design found in the literature. Furthermore, the structures are decomposed into the primitive-quantum-gates and compressed in compact form for delay calculation

نویسندگان

S. Thabah

Department of Electronics and Communication Engineering, National Institute of Technology Meghalaya, Shillong, India

P. Saha

Department of Electronics and Communication Engineering, National Institute of Technology Meghalaya, Shillong, India

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • ANSI/IEEE: ‘ANSI/IEEE 754-2019, “IEEE Standard for Floating-Point Arithmetic”, in IEEE ...
  • Bennett, C. H., “Logical reversibility of computation”, IBM Journal of ...
  • Moallem, P. and Ehsanpour, M., “A Novel Design of Reversible ...
  • Eslami-Chalandar, F., Valinataj, M. and Jazayeri, H., “Reversible Logic Multipliers: ...
  • Kaivani, A., Alhosseini, A. Z., Gorgin, S. and Fazlali, M., ...
  • Feynman, R., “Quantum Mechanical Computers”, Optics News, Vol. 11, (1985), ...
  • Toffoli, T., “Reversible Computing”, in Lab. for Computer Science, Mass. ...
  • Peres, A.,“Reversible logic and quantum computers”, Physical Review A, Vol. ...
  • Nagamani, A. N., Jayashree, H. V. and Bhagyalakshmi, H. R., ...
  • نمایش کامل مراجع