نیم جمع کننده DCVS سه مقداری با استفاده از تقویت کننده های توکار

سال انتشار: 1399
نوع سند: مقاله ژورنالی
زبان: فارسی
مشاهده: 209

فایل این مقاله در 17 صفحه با فرمت PDF قابل دریافت می باشد

استخراج به نرم افزارهای پژوهشی:

لینک ثابت به این مقاله:

شناسه ملی سند علمی:

JR_JIPET-11-42_004

تاریخ نمایه سازی: 20 تیر 1400

چکیده مقاله:

منطق DCVS یکی از معروف ترین روش های طراحی مدارهای الکترونیکی است، که یک ساختار مستحکم ایجاد می کند. بعلاوه، در این منطق طراحی، دو خروجی که مکمل یکدیگر هستند به طور همزمان تولید می شوند. این منطق کاربردها و ویژگی های زیادی دارد. در این مقاله با استفاده از سه روش مشابه، نیم جمع­کننده های DCVS سه مقداری جدید ارائه می شوند، که کارآمدی آنها به ویژه در مواقع اتصال آبشاری مدارها نمایان می گردد. وجود این مدارها برای طراحی مدارهای بزرگتر محاسباتی حیاتی است. در سومین و اصلی ترین روش پیشنهادی، به­جای استفاده از معکوس­کننده های سه مقداری که توان ایستای قابل ملاحظه ای مصرف می کنند، از تقویت­کننده های دودویی کم مصرف توکار به­­منظور تقویت سیگنال و افزایش قابلیت راندن مدارهای DCVS استفاده شده است. نتایج شبیه­سازی با استفاده از نرم افزار اچ-اسپایس و کتابخانه ترانزیستورهای نانو لوله کربنی با طول کانال ۳۲ نانومتر نشان می دهد که استفاده از تقویت­کننده های دودویی نسبت به معادل سه مقداری موجب افزایش سرعت تا ۸/۲۱ درصد و کاهش توان مصرفی تا ۷/۶ درصد در یک بستر تست واقعی می گردد. همچنین، آخرین طرح پیشنهادی با سه نیم جمع­کننده سه مقداری دیگر نیز مقایسه شده است، که طرح جدید سرعت بالاتری از تمام آنها دارد. در مقایسه با نیم جمع­کننده DCVS قبلی، مدار پیشنهادی هم از لحاظ سرعت، و هم از لحاظ مصرف توان و انرژی عملکرد بهتری دارد.

کلیدواژه ها:

منطق DCVS ، منطق سه مقداری ، نیم جمع کننده سه مقداری ، تقویت کننده دودویی ، ترانزیستورهای نانو لوله کربنی

نویسندگان

نغمه ده آبادی

گروه مهندسی کامپیوتر - دانشکده فنی و مهندسی - واحد تهران غرب، دانشگاه آزاد اسلامی، تهران، ایران

رضا فقیه میرزایی

گروه مهندسی کامپیوتر - واحد شهرقدس، دانشگاه آزاد اسلامی، تهران، ایران

مراجع و منابع این مقاله:

لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :
  • N.H.E. Weste, D.M. Harris, CMOS VLSI Design: A Circuits and ...
  • L.G. Heller, W.R. Griffin, J.W. Davis, N.G. Thoma, “Cascode voltage ...
  • K.M. Chu, D.I. Pulfrey, “A comparison of CMOS circuit techniques: ...
  • P. Bajpai, N. Pandey, K. Gupta, J. Panda, “LECTOR incorporated ...
  • R.K. Montoye, “Testing scheme for differential cascode voltage switch circuits”, ...
  • D.A. Rennels, H. Kim, “Concurrent error detection in self-timed VLSI”, ...
  • Y. Kang, J. Kim, S. Kim, E. Jang, J.W. Jeong, ...
  • M. Kumm, O. Gustafsson, M. Garrido, P. Zipf, “Optimal single ...
  • M. Toulabinejad, M. Taheri, K. Navi, N. Bagherzadeh, “Toward efficient ...
  • A. Doostaregan, A. Abrishamfar, “Evaluating a methodology for designing CNFET-based ...
  • S. Lin, Y.B. Kim, F. Lombardi, “CNTFET-based design of ternary ...
  • A. Saha, N.D. Singh, “Systematic design strategy for DPL-based ternary ...
  • G. Hang, X. Zhou, “Novel CMOS static ternary logic using ...
  • S. Rezaie, R.F. Mirzaee, K. Navi, O. Hashemipour, “From static ...
  • R.F. Mirzaee, T. Nikoubin, K. Navi, O. Hashemipour, “Differential cascode ...
  • N. Azimi, R.F. Mirzaee, K. Navi, A.M. Rahmani, “Ternary DDCVSL: ...
  • H. Lee, G.E. Sobelman, “New XOR/XNOR and full adder circuits ...
  • K. Navi, O. Kavehei, M. Ruholamini, A. Sahafi, S. Mehrabi, ...
  • S.D. Mohammadi, R.F. Mirzaee, K. Navi, “Partial product generation for ...
  • A.B. Rahin, V.B. Rahin, “A new ۲-input CNTFET-based XOR cell ...
  • A.K. Kureshi, M. Hasan, “Performance comparison of CNFET- and CMOS-based ...
  • ۴۱-۵۶/ نشریه روشهای هوشمند در صنعت برق/ سال یازدهم/ شماره ...
  • R.F. Mirzaee, K. Navi, N. Bagherzadeh, “High-efficient circuits for ternary ...
  • J. Deng, Device Modeling and Circuit Performance Evaluation for Nanoscale ...
  • E.E. Nigussie, Exploration and Design of High Performance Variation Tolerant ...
  • T. Sakurai, “Perspectives on power-aware electronics,” Proceeding of the IEEE/ISSCC, ...
  • A.P. Dhande, V.T. Ingole, V.R. Ghiye, Ternary Digital System: Concepts ...
  • M.H. Moaiyeri, A. Doostaregan, K. Navi, “Design of energy-efficient and ...
  • H. Inokawa, A. Fujiwara, Y. Takahashi, “A multiple-valued logic with ...
  • R.F. Mirzaee, M.S. Daliri, K. Navi, N. Bagherzadeh, “A single ...
  • Stanford CNFET Model, available at: https://nano.stanford.edu/model.php[۳۲] T. Sharma, L. Kumre, ...
  • M. Bastami, and R.F. Mirzaee, “Integration of CTL, PTL, and ...
  • نمایش کامل مراجع