طراحی جمع کننده های پیشوند موازی کم مصرف با بهره گیری از منطق دو فاز کلاک آدیاباتیک
محل انتشار: هفتمین کنفرانس ملی مهندسی برق و الکترونیک ایران
سال انتشار: 1394
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 980
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICEEE07_302
تاریخ نمایه سازی: 19 اردیبهشت 1395
چکیده مقاله:
این مقاله به بررسی کاهش مصرف توان در جمع کننده های پیشوند موازی با استفاده از تکنیک منطق آدیاباتیک بر اساس خانواده دوفاز کلاک (2PASCL) می پردازد.در این مقاله ضمن ارایه ساختارهای جدید برای سه بلوک اساسی جمع کننده نتایج مصرف توان برای سه جمع کننده Carry Ripple ، Brent_Kung و Kogge_Stone 4 بیتی در دو حالت کلاک منبع تغذیه سینوسی و ذوزنقه ای با استفاده از تکنولوژی 0.18μm شبیه سازی انجام گرفته است. نتایج شبیه سازی کاهش میانگین 0.34% مصرف توان را برای سه بلوک اساسی جمع کننده ها در حالت کلاک منبع دوزنقه ای در فرکانس 200MHZ نسبت به منطق استاتیک CMOS نشان می دهد.حال آنکه این میزان کاهش به 0.54% برای کلاک منبع سینوسی می رسد.
کلیدواژه ها:
نویسندگان
احمد شعبانی
دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی تهران، ایران
علیرضا حسن زاده
دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی تهران، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :