ارائه یک روشی جهت نگاشت ایستای وظایف در معماری های چندهسته ای با هدف کاهش توان مصرفی
محل انتشار: کنفرانس بین المللی پژوهش در علوم و مهندسی
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 587
فایل این مقاله در 14 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
ICRSIE01_341
تاریخ نمایه سازی: 25 آذر 1395
چکیده مقاله:
یکی از مهمترین مسائل مربوط به معماری پردازند های پر هسته ای مبتنی بر شبکه بر تراشه، نگاشت وظایف کاربردها بر روی المانهای پردازشی تراشه است که با اهداف متفاوتی ازجمله کاهش انرژی مصرفی، کاهش مساحت تراشه و کاهش زمان اجرا صورت میگیرد و این اهداف در عملکرد کلی سیستم بسیار تأثیرگذار هستند. در این مقاله ضمن بررسی برخی از روشهای ارائهشده بهوسیله الگوریتمهای تکاملی برای مسئله نگاشت وظایف در معماریهای شبکه بر تراشه و پرهسته ای میپردازیم و ضمن مقایسه آنها به ارائه یک روش با رویکرد کاهش انرژی مصرفی با استفاده از الگوریتم رقابت استعماری خواهیم پرداخت. نتایج شبیه سازی نشان میدهد که روش ارائه شده در مدت زمان کمتر به نتایج نسبتاًبهتری منتج خواهد شد.
کلیدواژه ها:
نویسندگان
علیرضا مهینی
عضو هیئت علمی دانشگاه آزاد اسلامی واحد گرگان، ایران
لادن جهرامی مقدم
دانشجوی کارشناسی ارشد، دانشگاه آزاد اسلامی واحد دامغان، ایران
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :