پیاده سازی نوین دیکدر BCH جهت کاهش پیچیدگی سخت افزار در حافظه های NAND Flash
محل انتشار: کنفرانس بین المللی چشم انداز 2020 و پیشرفت های تکنولوژیک مهندسی برق، کامپیوتر و فناوری اطلاعات
سال انتشار: 1395
نوع سند: مقاله کنفرانسی
زبان: فارسی
مشاهده: 515
فایل این مقاله در 7 صفحه با فرمت PDF قابل دریافت می باشد
- صدور گواهی نمایه سازی
- من نویسنده این مقاله هستم
استخراج به نرم افزارهای پژوهشی:
شناسه ملی سند علمی:
EECIT01_054
تاریخ نمایه سازی: 5 اردیبهشت 1396
چکیده مقاله:
امروزه یکی از اصلی ترین چالش های موجود در صنایع ارتباطی مخصوصا در حافظه ها میزان حجم سخت افزار و تعداد ترانزیستورها است. دیکدر BCH یکی از انواع رمزگشاها است که تحت میدان گالوا عمل می کند و این خود باعث پیچیدگی سخت افزاری بالایی می شود. ایده اصلی در این مقاله پیاده سازی زیر بلوک یافتن چند جمله ای خطایاب با استفاده از الگوریتمی با عنوان TiBM است. همچنین نتایج به دست آمده را با سایر الگوریتم های مشابه مقایسه کرده ایم که نتایج به دست آمده نشان دهنده کاهش چشمگیر حجم سخت افزار در دیکدر BCH است.
کلیدواژه ها:
نویسندگان
مراجع و منابع این مقاله:
لیست زیر مراجع و منابع استفاده شده در این مقاله را نمایش می دهد. این مراجع به صورت کاملا ماشینی و بر اساس هوش مصنوعی استخراج شده اند و لذا ممکن است دارای اشکالاتی باشند که به مرور زمان دقت استخراج این محتوا افزایش می یابد. مراجعی که مقالات مربوط به آنها در سیویلیکا نمایه شده و پیدا شده اند، به خود مقاله لینک شده اند :