طراحی و پیادهسازی یک الگوریتم بهینه برای ضرب کننده بوث

امروزه نیاز به فیلترهای دیجیتال سریعتر و با توان مصرفی پایین تر در بسیاری از زمینهها به ویژه الگوریتمهای مخابراتی کاملاً مشهود است. ضرب کننده دیجیتال یکی از عناصر اصلی فیلتر دیجیتال میباشد. بنابراین برای بهینه سازی یک فیلتر دیجیتال، باید ضرب کننده آن بهینه باشد. الگوریتمهایی زیادی برای بهینه سازی ضرب کنندهها ارائه شده است که ضعف اصلی این الگوریتمها در عدم توانایی برای ضرب اعداد منفی میباشد. الگوریتم بوث از جمله الگوریتمهایی است که توانایی ضرب اعداد منفی را دارا میباشد، اما این الگوریتم از نظر توان مصرفی و سرعت انجام عمل ضرب الگوریتم مناسبی نیست. در این مقاله روشی برای بهینه سازی این الگوریتم ارائه شده است. در این الگوریتم هدف کاهش تاخیر انتشار و کاهش تعداد گیتهای مصرفی میباشد.

کلیدواژه ها:

الگوریتم بوث ، BCSE ، FIR ، FPGA